多阶段地址转换中的转换旁路

    公开(公告)号:CN104516830B

    公开(公告)日:2018-06-08

    申请号:CN201410498013.6

    申请日:2014-09-25

    申请人: 凯为公司

    IPC分类号: G06F12/0888 G06F12/1036

    摘要: 本发明的各实施例涉及多阶段地址转换中的转换旁路。一种支持虚拟化的计算机系统可以保持多个地址空间。每个客户机操作系统使用客户机虚拟地址(GVA),这些客户机虚拟地址被转换成客户机物理地址(GPA)。对一个或多个客户机操作系统进行管理的超管理器将GPA转换成根物理地址(RPA)。合并转换旁视缓冲器(MTLB)高速缓存该多个地址域之间的转换,从而能够实现更快的地址转换和存储器访问。MTLB作为多个不同的高速缓存可以是逻辑上可访问的,并且可以被重新配置成用于将不同的空间分配给每个逻辑高速缓存。可以基于控制配置和所接收到的地址的属性选择性地旁路对MTLB的高速缓存的查找。

    用于多个顺序地址转换的合并的TLB结构

    公开(公告)号:CN104516833B

    公开(公告)日:2018-02-06

    申请号:CN201410498401.4

    申请日:2014-09-25

    申请人: 凯为公司

    IPC分类号: G06F12/10

    摘要: 本发明的各实施方式总体上涉及用于多个顺序地址转换的合并的TLB结构。具体地,一种支持虚拟化的计算机系统可以维护多个地址空间。每个客户机操作系统使用多个客户机虚拟地址(GVA),这些客户机虚拟地址被转换成多个客户机物理地址(GPA)。一个管理一个或多个客户机操作系统的超管理器将多个GPA转换成多个根物理地址(RPA)。一个合并的转换旁视缓冲器(MTLB)高速缓存该多个地址域之间的多种转换,从而使能更快速的地址转换和存储器访问。该MTLB可以作为多个不同高速缓存逻辑可寻址,并且可以被重新配置成用于将不同的空间分配给每个逻辑高速缓存。

    用于多个顺序地址转换的合并的TLB结构

    公开(公告)号:CN104516833A

    公开(公告)日:2015-04-15

    申请号:CN201410498401.4

    申请日:2014-09-25

    申请人: 凯为公司

    IPC分类号: G06F12/10

    摘要: 本发明的各实施方式总体上涉及用于多个顺序地址转换的合并的TLB结构。具体地,一种支持虚拟化的计算机系统可以维护多个地址空间。每个客户机操作系统使用多个客户机虚拟地址(GVA),这些客户机虚拟地址被转换成多个客户机物理地址(GPA)。一个管理一个或多个客户机操作系统的超管理器将多个GPA转换成多个根物理地址(RPA)。一个合并的转换旁视缓冲器(MTLB)高速缓存该多个地址域之间的多种转换,从而使能更快速的地址转换和存储器访问。该MTLB可以作为多个不同高速缓存逻辑可寻址,并且可以被重新配置成用于将不同的空间分配给每个逻辑高速缓存。

    多阶段地址转换中的转换旁路

    公开(公告)号:CN104516830A

    公开(公告)日:2015-04-15

    申请号:CN201410498013.6

    申请日:2014-09-25

    申请人: 凯为公司

    IPC分类号: G06F12/08

    摘要: 本发明的各实施例涉及多阶段地址转换中的转换旁路。一种支持虚拟化的计算机系统可以保持多个地址空间。每个客户机操作系统使用客户机虚拟地址(GVA),这些客户机虚拟地址被转换成客户机物理地址(GPA)。对一个或多个客户机操作系统进行管理的超管理器将GPA转换成根物理地址(RPA)。合并转换旁视缓冲器(MTLB)高速缓存该多个地址域之间的转换,从而能够实现更快的地址转换和存储器访问。MTLB作为多个不同的高速缓存可以是逻辑上可访问的,并且可以被重新配置成用于将不同的空间分配给每个逻辑高速缓存。可以基于控制配置和所接收到的地址的属性选择性地旁路对MTLB的高速缓存的查找。