一种基于LTE230的中频信号处理装置和方法

    公开(公告)号:CN104768190A

    公开(公告)日:2015-07-08

    申请号:CN201510233006.8

    申请日:2015-05-08

    IPC分类号: H04W28/16 H04W16/14

    摘要: 本发明公开了一种基于LTE230的中频信号处理装置和方法,其中,该方法装置:下行信号处理单元,下行信号处理单元包括下行一级信号处理单元和下行二级信号处理单元;下行一级信号处理单元包括:M个下行一级混频器、下行半带滤波器,M为大于等于1的正整数;下行二级信号处理单元包括:下行二级混频器、下行CIC滤波器、下行低通滤波器;M个下行一级混频器依次通过下行半带滤波器、下行二级混频器、下行CIC滤波器与下行低通滤波器相连。本发明的基于LTE230的中频信号处理装置和方法,可同时处理的子带数远超公网应用中的子带数;而且在最窄25KHz的子带带宽能提供优异的邻频抑制能力。

    OFDM系统接收机中的符号定时同步简化方法

    公开(公告)号:CN107959649A

    公开(公告)日:2018-04-24

    申请号:CN201711329685.4

    申请日:2017-12-13

    IPC分类号: H04L27/26

    摘要: 本发明公开了一种OFDM系统接收机中的符号定时同步简化方法,该简化方法是一种基于特殊训练序列的符号定时同步方法,包括以下步骤:接收信号的每位信号值Rn+k取绝对值后进行累加运算,得到第一运算结果;长度为l的本地特殊序列每个符号位的值Tk做sign优化运算,所述接收信号的每位信号值Rn+k与sign(Tk)值做相乘运算,进而做累加运算并取绝对值,得到第二运算结果;将所述第二运算结果与所述第一运算结果相除,对相除结果Q′n进行峰值检测后得到符号定时信号。OFDM系统接收机中的符号定时同步简化方法简化了基于训练序列的符号定时同步算法及其硬件实现结构。

    OFDM系统接收机中的符号定时同步简化方法

    公开(公告)号:CN107959649B

    公开(公告)日:2020-09-11

    申请号:CN201711329685.4

    申请日:2017-12-13

    IPC分类号: H04L27/26

    摘要: 本发明公开了一种OFDM系统接收机中的符号定时同步简化方法,该简化方法是一种基于特殊训练序列的符号定时同步方法,包括以下步骤:接收信号的每位信号值Rn+k取绝对值后进行累加运算,得到第一运算结果;长度为l的本地特殊序列每个符号位的值Tk做sign优化运算,所述接收信号的每位信号值Rn+k与sign(Tk)值做相乘运算,进而做累加运算并取绝对值,得到第二运算结果;将所述第二运算结果与所述第一运算结果相除,对相除结果Q′n进行峰值检测后得到符号定时信号。OFDM系统接收机中的符号定时同步简化方法简化了基于训练序列的符号定时同步算法及其硬件实现结构。

    一种主控芯片的运算协处理模块

    公开(公告)号:CN107644003A

    公开(公告)日:2018-01-30

    申请号:CN201710905589.3

    申请日:2017-09-29

    IPC分类号: G06F15/78

    摘要: 本发明涉及一种主控芯片的运算协处理模块,包括:模数转换电路、运算模块以及控制器;所述模数转换电路与传感器相连接,用于采集所述传感器的信号,将采集后的信号进行模数转换,并发送所述转换后的数据;所述运算模块分别与所述模数转换电路以及所述控制器相连接,所述运算模块用于在接收到的待运算的数据之后,对所述接收的待运算的数据进行预设的运算,并将运算后的数据发送给控制器;所述控制器用于将接收到的数据写入主控芯片的存储器中。本发明提供的主控芯片的运算协处理模块,可以极大提高运算效率并且节约成本。