公开(公告)号：CN118627562A

公开(公告)日：2024-09-10

申请号：CN202410678677.4

申请日：2024-05-29

Applicant: 北京大学

Inventor： 王源 ,  杨佑铭 ,  钟毅 ,  王梓霖

IPC: G06N3/063 ,  G06N3/0464

Abstract: 本发明提供一种ANN/SNN加速器及ANN/SNN神经元加速计算方法，加速器包括M个神经计算核，每个神经计算核包括Q个神经元；还包括寄存器堆、SRAM、膜电位累积器、发射器及神经元封装模块，其中，神经元封装模块用于当神经计算核需同时接收大于单个神经元扇入阈值的输入时，通过将N个神经元封装为神经元封装组，通过神经元封装组内的第一个神经元提取W个输入，并根据SRAM中所述第一个神经元的存储位置，以获得所述第一个神经元中各突触的权重参数，按照预设间隔将W个输入划分为多个输入批数据，将输入批数据发送到膜电位累加器中与权重参数进行运算，并将运算后的膜电位传递到神经元封装组内的下一个神经元用于下一组W个输入的运算，直至N个神经元完成运算。本发明利用神经元封装技术，可大幅扩展每个神经元可接收的扇入数量。

公开(公告)号：CN118364881A

公开(公告)日：2024-07-19

申请号：CN202410386574.0

申请日：2024-04-01

Applicant: 北京大学

Inventor： 王源 ,  乔鑫 ,  杨佑铭

IPC: G06N3/063 ,  G06N3/0464 ,  G06F15/78 ,  G11C11/408 ,  G11C11/409

Abstract: 本发明提供一种支持多比特有符号数计算的存算一体计算系统、方法及存算一体芯片，所述系统包括多个存算一体存储单元，所述存算一体存储单元用于同步对待存储数据进行写入、读取及多比特参数计算；编码转换电路，所述编码转换电路与所述存算一体存储单元连接，用于获取存储数据的符号位，并对所述符号位进行判断，根据所述符号位的判断结果，在计算过程中对存储数据的编码形式进行转换，所述编码形式包括原码编码形式及补码编码形式；比特加权电路，所述比特加权电路与各所述存算一体存储单元连接，用于根据比特位大小对所述存算一体存储单元输出的比特参数计算结果进行模拟加权。本发明能够在不引入额外的编码转换功耗的情况下实现补码编码存储，原码方式计算，提高能效。

公开(公告)号：CN118364883A

公开(公告)日：2024-07-19

申请号：CN202410386526.1

申请日：2024-04-01

Applicant: 北京大学

Inventor： 王源 ,  乔鑫 ,  杨佑铭

IPC: G06N3/065 ,  G06N3/0464 ,  G06F15/16 ,  G06F15/78 ,  G11C11/408 ,  G11C11/409

Abstract: 本发明提供一种支持深度卷积通道全并行计算的存算一体系统、方法及存算一体芯片，所述系统包括：并行计算模块，包括k×k个多比特数据单元，每个所述多比特数据单元包括q个存储子单元，用于存储k×k大小的q比特激活值存储数据，并将k×k大小的q比特激活值存储数据与(k×k,1)向量大小的输入权重参数进行模拟乘累加运算；权重配置电路，与并行计算模块连接，用于对并行计算模块输出的模拟乘累加运算的结果进行q比特权重的比特位模拟重组，得到1比特输入权重参数与q比特激活值存储数据的乘累加模拟结果；ADC量化电路，连接所述权重配置电路，用于对所述乘累加模拟结果进行量化，得到整型数据输出；激活值更新电路，连接所述并行计算模块所在列的位线与读位线，用于执行所述并行计算模块内部激活值存储数据的局部循环更新。本发明能够增加阵列计算并行度，实现阵列内激活值的局部循环更新，从而提升能效。

公开(公告)号：CN118364880A

公开(公告)日：2024-07-19

申请号：CN202410386524.2

申请日：2024-04-01

Applicant: 北京大学

Inventor： 王源 ,  乔鑫 ,  杨佑铭

IPC: G06N3/063 ,  G06N3/0464 ,  G06F15/78 ,  G11C11/408 ,  G11C11/409 ,  G11C11/41

Abstract: 本发明提供一种近存与存内混合的存算一体计算系统及存算一体芯片，所述存算一体计算系统包括：eDRAM存内计算阵列，用于存储深度卷积层中特征图各通道的激活值，执行输入激活值与模型权重的深度卷积计算，将深度卷积计算得到的输出激活值覆盖存储于所述输入激活值的存储位置；深度卷积权重缓存模块，用于存储深度卷积的权重参数；融合连接模块，用于逐位串行读取深度卷积的权重参数，并将读取的深度卷积的权重参数输入至eDRAM存内计算阵列通道中执行与输入激活值的逐位乘累加MAC计算；SRAM存内计算阵列，用于将点卷积的输入激活值与SRAM存内计算阵列内的点卷积的权重参数进行乘累加运算。本发明可同时节约两种参数的读写功耗，从而提升能效。