一种跨时钟域的异步FIFO控制逻辑电路

    公开(公告)号:CN203870424U

    公开(公告)日:2014-10-08

    申请号:CN201420262947.5

    申请日:2014-05-21

    IPC分类号: G05B19/042

    摘要: 本实用新型公开了一种跨时钟域的异步FIFO控制逻辑电路,包括读写接口控制电路、异步FIFO芯片和输出接口芯片54HC245,读写接口控制电路包括电阻R5、电阻R6、电容C33和电容C37。读写接口控制电路实现对异步信号的读写进行控制,使之适应异步FIFO芯片的工作条件,异步FIFO芯片实现克服亚稳态干扰,输出接口芯片对FIFO芯片的输出信号进行增强驱动能力,降低内部噪声干扰。该电路结构简单,适应性强、成本低廉,可靠性高,功耗低,克服了亚稳态现象,实现了跨时钟域参数的传输,比传统异步电路速度更快,误码率更低。