-
公开(公告)号：CN118626410B
公开(公告)日：2024-10-29
申请号：CN202411096643.0
申请日：2024-08-12
申请人： 北京微核芯科技有限公司
IPC分类号： G06F12/0811 , G06F12/084
摘要： 本申请提出了一种多级缓存存储系统的访问方法、装置、设备和介质，涉及数据处理技术领域，方法包括：获取多级缓存存储系统的目标请求操作；响应于目标请求操作为第一替换请求操作，获取第一替换请求操作在多级缓存存储系统中的替换区域，以确定第一替换请求操作在多级缓存存储系统中的目标写回区域；获取第一替换请求操作在替换区域内的第一数据块，并将第一数据块替换写回至目标写回区域。无需等待特定条件被满足，即可将数据块替换写回到不同的目标写回区域，提高了数据块的替换写回的灵活性，优化了多级缓存存储系统的访问方法。
-
公开(公告)号：CN118626409B
公开(公告)日：2024-10-29
申请号：CN202411096641.1
申请日：2024-08-12
申请人： 北京微核芯科技有限公司
IPC分类号： G06F12/0811 , G06F3/06
摘要： 本申请提出了一种写请求的处理方法、装置、设备和介质，涉及数据处理技术领域，方法包括：获取第一写请求在一级私有缓存中的第一候选数据块的数据块状态，其中，一级私有缓存属于第一处理器核；根据数据块状态，识别第一写请求在一级私有缓存中是否写失效；响应于识别到第一写请求在一级私有缓存中写失效，通过第一处理器核上的二级私有缓存，获取第一写请求的目标写数据块。简化了写失效的识别判定方法，提高了写请求在多级缓存存储系统中的命中率，优化了写请求的处理方法。
-
公开(公告)号：CN118796278A
公开(公告)日：2024-10-18
申请号：CN202411289756.2
申请日：2024-09-14
申请人： 北京微核芯科技有限公司
IPC分类号： G06F9/38
摘要： 本发明提供一种处理器取指令方法、装置、设备和存储介质，涉及计算机技术领域，该方法应用于电子设备中的处理器，电子设备包括处理器和存储器，存储器包括高速缓存器，该方法包括：接收取指令请求；取指令请求的指令块中包括普通指令和压缩指令；根据取指令请求，确定取指令请求的有效结果；有效结果用于表征取指令请求是否需要从高速缓存器中跨行取指令，高速缓存器中包括奇体存储体和偶体存储体；在有效结果为有效的情况下，根据取指令请求从指令块所在的连续两个高速缓存行中取出目标指令；指令块为基于取指令请求中的取指地址确定的；在有效结果为无效的情况下，根据取指令请求从指令块所在的高速缓存行中取出目标指令。
-
公开(公告)号：CN118626413A
公开(公告)日：2024-09-10
申请号：CN202411096640.7
申请日：2024-08-12
申请人： 北京微核芯科技有限公司
IPC分类号： G06F12/084 , G06F12/0811
摘要： 本申请提出了一种数据块的状态获取方法、装置和电子设备，涉及数据处理技术领域，方法包括：响应于第一读请求在一级私有缓存和二级私有缓存中读失效，通过共享缓存获取所述第一读请求返回的第一数据块；获取所述第一数据块的第一计数值，并根据所述第一计数值获取所述第一数据块的第一数据块状态。本申请中，第一读请求在一级私有缓存和二级私有缓存中读失效时，通过共享缓存获取第一数据块，并根据第一数据块的第一计数值确定第一数据块的第一数据块状态，降低了多级缓存系统的一致性维护的工作量，从而降低了缓存容量的浪费程度，提高了访存请求在多级缓存中的命中率。
-
公开(公告)号：CN118312220B
公开(公告)日：2024-08-30
申请号：CN202410742201.2
申请日：2024-06-11
申请人： 北京微核芯科技有限公司
IPC分类号： G06F9/30
摘要： 本公开提出一种指令的发送方法、装置及设备。方法包括：第一发射队列接收第一类型的指令及指令所需的源操作数，并在获取指令所需的全部源操作数之后，将指令及全部源操作数发送给功能单元。第二发射队列接收第二类型的指令，将指令发送给寄存器堆后，由寄存器堆向功能单元发送指令及指令所需的源操作数。由此，针对不同的指令，在不同时机读取源操作数。从而减少了使用的寄存器堆的读端口数量，同时又降低了发射队列存储数据的存储空间。
-
公开(公告)号：CN117971318B
公开(公告)日：2024-07-02
申请号：CN202410365391.0
申请日：2024-03-28
申请人： 北京微核芯科技有限公司
摘要： 本公开提出一种取数指令猜测不相关错误的预测方法和装置，该方法包括：确定待预测取数指令对应的访问地址以及程序计数器的值，其中，访问地址包括目标区域基地址和目标区域偏移量，基于程序计数器的值和目标区域偏移量确定索引值，并基于索引值从预设预测表中获取有效预测表项，其中，有效预测表项包括：候选区域基地址以及对应的候选位向量，基于候选区域基地址和候选位向量计算得到多个块地址，确定多个块地址与访问地址的对比结果，并根据对比结果确定待预测取数指令猜测不相关错误的预测结果，由此，能够通过预测技术减少取数指令猜测不相关错误的发生，进而降低由于取数指令猜测不相关错误而带来的重新执行代价，提高访存指令的执行效率。
-
公开(公告)号：CN117971317B
公开(公告)日：2024-07-02
申请号：CN202410365390.6
申请日：2024-03-28
申请人： 北京微核芯科技有限公司
摘要： 本公开提出一种中央处理器与加速器交互方法、装置及电子设备，方法包括：确定存在数据传输需求时，通过命令接口发送命令至加速器的寄存器，以使所述加速器执行所述命令，其中所述寄存器为所述加速器内部的本地随机存取存储器；接收所述加速器执行所述命令的执行结果。由此，中央处理器可以通过命令接口直接向加速器发送命令，并接收加速器反馈的执行结果，完成数据传输，能够提高数据传输速度和效率。
-
公开(公告)号：CN117971721B
公开(公告)日：2024-06-28
申请号：CN202410365423.7
申请日：2024-03-28
申请人： 北京微核芯科技有限公司
IPC分类号： G06F12/0811 , G06F15/78
摘要： 本申请提出一种多核处理器的模块验证方法、装置及电子设备，其中，该多核处理器的模块验证方法包括：获取随机约束地址池，并根据随机约束地址池生成测试激励；将测试激励输入被测模块，得到被测模块中任一高速缓存控制模块的第一结果，和被测模块中所有高速缓存控制模块整体的第二结果；获取局部计分板和全局计分板，并将测试激励分别输入局部计分板和全局计分板，得到第三结果和第四结果；根据第三结果和第四结果，分别对第一结果和第二结果进行验证，确定被测模块的验证结果，解决现有技术中模块验证空间膨胀快，仿真复杂的技术问题，实现高效、高覆盖率的多核处理器高速缓存控制模块的模块级验证。
-
公开(公告)号：CN117472804B
公开(公告)日：2024-04-09
申请号：CN202311829734.6
申请日：2023-12-28
申请人： 北京微核芯科技有限公司
IPC分类号： G06F12/0895 , G06F12/0866
摘要： 本申请提供一种访存失效队列处理方法、装置及电子设备，涉及计算机技术领域，方法包括：获取当前进入访存失效队列的第一访存失效请求；基于所述访存失效队列中已分配失效队列项对应的失效信息，确定所述第一访存失效请求的目标处理方式，所述目标处理方式为所述已分配失效队列项合并处理所述第一访存失效请求，所述已分配失效队列项拒绝处理所述第一访存失效请求，或者，所述已分配失效队列项不合并处理且不拒绝处理所述第一访存失效请求；基于所述目标处理方式，处理所述第一访存失效请求。本申请的方案能够提高访存失效队列的处理方式的灵活性和效率。
-
公开(公告)号：CN117492844A
公开(公告)日：2024-02-02
申请号：CN202311844258.5
申请日：2023-12-29
申请人： 北京微核芯科技有限公司
IPC分类号： G06F9/38
摘要： 本发明提出一种寄存器重命名方法、装置及存储介质，涉及数据处理技术领域。其中，方法包括：识别寄存器的目标指令，以及确定目标指令相关的逻辑寄存器，其中逻辑寄存器包括逻辑源寄存器和逻辑目的寄存器；基于逻辑源寄存器的编号，在任一周期中查询重命名表，以确定逻辑源寄存器对应的第一物理寄存器；基于逻辑目的寄存器的编号，在任一周期中查询空闲寄存器编号表，以确定逻辑目的寄存器对应的第二物理寄存器，其中空闲寄存器编号表用于记录空闲寄存器的编号和对应状态；将第二物理寄存器重命名为第一物理寄存器。提高了乱序处理器的性能和主频，降低了乱序处理器的功耗和面积。
-
-
-
-
-
-
-
-
-
搜索结果
111 条记录 (耗时 0.042 秒)
