-
公开(公告)号：CN118398482B
公开(公告)日：2024-10-18
申请号：CN202410823716.5
申请日：2024-06-25
Applicant: 北京怀柔实验室
IPC: H01L21/225 , H01L29/06
Abstract: 本申请涉及一种半导体器件及其制造方法，其中，半导体器件的制造方法包括：提供衬底；于所述衬底上形成扩散源结构，所述扩散源结构包括至少一具有掺杂元素的外延层，所述外延层形成于所述衬底上；基于所述扩散源结构于所述衬底内形成扩散层，其中，所述扩散层的掺杂元素与所述外延层的掺杂元素相同，所述扩散层的掺杂元素的浓度与所述扩散源结构的厚度相关。本申请所涉及的半导体器件及其制造方法提高了扩散层的扩散均匀性和一致性，可以满足半导体器件对于不同掺杂元素的扩散需求，以及半导体器件的深结扩散的需求。本申请简化了半导体器件的制造流程，提高了扩散层的均匀性和可重复性，从而提高了半导体器件结构的可靠性和多样性。
-
公开(公告)号：CN118737820A
公开(公告)日：2024-10-01
申请号：CN202410772041.6
申请日：2024-06-16
Applicant: 北京怀柔实验室
IPC: H01L21/28 , H01L21/768 , H01L29/40
Abstract: 一种金属层结构的制备方法、得到的产品及芯片制造方法，属于半导体制造工艺领域。所述金属层结构的图形化制备方法包括：在基底上形成第一可剥离介质层；在其上形成第二可剥离介质层；对两个可剥离介质层图案化，形成“檐”状双层剥离结构；在双层剥离结构上形成金属层；去除双层剥离结构，得厚度为0.1～50微米的目标金属层结构。本发明解决了厚金属层图形化的高精度难题，具备工艺成本低、工艺窗口大、工艺精度高、无需苛刻的光刻工艺要求等优势，极大提升了厚金属层图形化的工艺良率、简化了工艺流程。
-
公开(公告)号：CN118712062A
公开(公告)日：2024-09-27
申请号：CN202410740010.2
申请日：2024-06-07
Applicant: 北京怀柔实验室
IPC: H01L21/332 , H01L29/745 , H01L29/06
Abstract: 一种晶闸管器件、芯片及其制备方法。其中，所述晶闸管器件的制备方法包括以下步骤：在半导体层的阴极面制备台面结构；在所述半导体层的阴极面及阳极面制备P型掺杂结构；在所述台面结构制备N型掺杂结构。本发明的技术方案通过阴极台面结构实现掺杂扩散结构的自对准制备，简化了曲面结的制备工艺，提高了形貌控制的精确性，同时降低了工艺成本。
-
公开(公告)号：CN118588748A
公开(公告)日：2024-09-03
申请号：CN202410739913.9
申请日：2024-06-07
Applicant: 北京怀柔实验室
IPC: H01L29/744 , H01L29/423 , H01L21/28 , H01L21/332
Abstract: 一种功率半导体器件及其制备方法。所述功率半导体器件包括半导体层、门极引出端和门极网，其中，所述门极引出端和门极网设置于所述半导体层的阴极面上，所述门极网与所述半导体层的接触电阻根据门极网与所述门极引出端的距离远近呈梯度分布，距离所述门极引出端越近，所述门极网与所述半导体层的接触电阻越大。本发明通过对门极网与半导体层的接触电阻进行调整，控制流经金‑半接触的电流沿着金属互联结构更多地流向接触电阻小的区域，实现电流在横纵向的精确控制，改善电流不均匀分布，避免烧坏器件。
-
公开(公告)号：CN118398657A
公开(公告)日：2024-07-26
申请号：CN202410841865.4
申请日：2024-06-27
Applicant: 北京怀柔实验室
IPC: H01L29/744 , H01L29/749 , H01L29/423 , H01L21/332
Abstract: 一种半导体器件芯片、其制造方法、半导体器件及电子设备，属于功率半导体器件制造领域。所述半导体器件芯片包括门极，所述门极上具有不同于沟槽栅和隔离沟槽的沟槽结构；所述半导体器件芯片为电子和空穴均以扩散原理导通的双极半导体器件芯片，或者晶闸管芯片。本发明的具有门极沟槽结构的半导体器件可以解决如开关速度慢、漏电流大、电流承受能力低等至少一个技术问题，在开关速率、大电流关断、门极寄生参数优化、门极均流等至少一个方面有显著的提升效果，门极关断时间可减小10%到50%，电场峰值下降了15%，门极汇流过程中的寄生电感的参数也明显降低，汇流能力明显增大。
-
Patent Agency Ranking
公开(公告)号：CN118398482A
公开(公告)日：2024-07-26
申请号：CN202410823716.5
申请日：2024-06-25
Applicant: 北京怀柔实验室
IPC: H01L21/225 , H01L29/06
Abstract: 本申请涉及一种半导体器件及其制造方法，其中，半导体器件的制造方法包括：提供衬底；于所述衬底上形成扩散源结构，所述扩散源结构包括至少一具有掺杂元素的外延层，所述外延层形成于所述衬底上；基于所述扩散源结构于所述衬底内形成扩散层，其中，所述扩散层的掺杂元素与所述外延层的掺杂元素相同，所述扩散层的掺杂元素的浓度与所述扩散源结构的厚度相关。本申请所涉及的半导体器件及其制造方法提高了扩散层的扩散均匀性和一致性，可以满足半导体器件对于不同掺杂元素的扩散需求，以及半导体器件的深结扩散的需求。本申请简化了半导体器件的制造流程，提高了扩散层的均匀性和可重复性，从而提高了半导体器件结构的可靠性和多样性。
-
公开(公告)号：CN118398657B
公开(公告)日：2024-11-29
申请号：CN202410841865.4
申请日：2024-06-27
Applicant: 北京怀柔实验室
IPC: H01L29/744 , H01L29/749 , H01L29/423 , H01L21/332
Abstract: 一种半导体器件芯片、其制造方法、半导体器件及电子设备，属于功率半导体器件制造领域。所述半导体器件芯片包括门极，所述门极上具有不同于沟槽栅和隔离沟槽的沟槽结构；所述半导体器件芯片为电子和空穴均以扩散原理导通的双极半导体器件芯片，或者晶闸管芯片。本发明的具有门极沟槽结构的半导体器件可以解决如开关速度慢、漏电流大、电流承受能力低等至少一个技术问题，在开关速率、大电流关断、门极寄生参数优化、门极均流等至少一个方面有显著的提升效果，门极关断时间可减小10%到50%，电场峰值下降了15%，门极汇流过程中的寄生电感的参数也明显降低，汇流能力明显增大。
-
公开(公告)号：CN118712219A
公开(公告)日：2024-09-27
申请号：CN202410739951.4
申请日：2024-06-07
Applicant: 北京怀柔实验室
IPC: H01L29/745 , H01L29/423 , H01L29/49 , H01L21/332 , H01L29/06
Abstract: 一种功率半导体器件及其制备方法。所述功率半导体器件包括半导体层、合金层、门极金属层和门极引出端，所述合金层、门极金属层、门极引出端均设置于所述半导体层的阴极面上，所述合金层设置于所述半导体层与所述门极金属层之间，所述合金层的厚度呈梯度分布。本发明通过在门极金属层与半导体层之间设置合金层，并对合金层的厚度进行设计，可以实现金属‑半导体接触电阻的优化分布，改善器件的开关特性和均流效果，从而提高芯片的开关安全性、控制灵活性和长期可靠性。
-
公开(公告)号：CN118610230A
公开(公告)日：2024-09-06
申请号：CN202410740011.7
申请日：2024-06-07
Applicant: 北京怀柔实验室
IPC: H01L29/06 , H01L29/74 , H01L21/332
Abstract: 一种功率半导体芯片的终端结构、制造方法及功率器件，属于半导体器件技术领域。所述终端结构位于功率半导体芯片的边缘部分，与芯片有源区相接；所述终端结构表面具有一斜面结构，使得所述终端结构部分与所述芯片的第一主面形成一负角；在终端的斜面结构部分形成有截止环，所述截止环形成于第一半导体基区内部靠近终端边缘的一侧，并纵向延伸接触所述第一导电类型半导体区。本发明采用增加截止环将斜角终端需穿通的平面型PN结延伸至纵向结构，使得斜角终端结构的制备工艺无需严格考虑结深，增大了工艺窗口，提升了工艺良率，增强了器件的阻断电场的性能和耐压能力。
-
公开(公告)号：CN118507339A
公开(公告)日：2024-08-16
申请号：CN202410742874.8
申请日：2024-06-07
Applicant: 北京怀柔实验室
IPC: H01L21/31 , H01L21/3105 , H01L21/311 , H01L21/56 , H01L23/29
Abstract: 本申请涉及一种半导体器件的制造方法及半导体器件，其中，所述方法包括：提供半导体衬底和PI干膜；采用贴合工艺将PI干膜中的PI胶膜贴附于半导体衬底的表面；对PI干膜进行图形化处理；对完成贴合工艺以及图形化处理后所得结构进行固化处理，以在半导体衬底上形成钝化层。本申请采用的半导体器件的制造方法简化了钝化层的制备工艺流程，形成了具有优良的热稳定性、介电性能和机械性能的钝化层，减少或避免了钝化层制备过程中可能产生的脱附、胶裂及花胶问题，提升了钝化层的厚度均匀性和组分均匀性，从而提升了相关半导体器件的稳定性和可靠性。此外，本申请通过对PI干膜进行图形化处理，提高了图形化的成像精度。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.038 seconds)
