-
公开(公告)号：CN114325301B
公开(公告)日：2025-01-17
申请号：CN202111368082.1
申请日：2021-11-18
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网浙江省电力有限公司 , 国家电网有限公司
IPC: G01R31/28
Abstract: 本发明实施例提供一种用于ADC芯片的测试设备及方法，属于芯片测试技术领域。所述设备包括：电源变换模块、运算放大器、以及ATE，所述电源变换模块用于将所述ATE的DPS模块输出的单电源电压变换成满足所述运算放大器的驱动电源需求的双电源电压；所述运算放大器用于对所述ATE输出的第一测试信号进行放大以生成第二测试信号，所述第二测试信号满足被测ADC芯片的输入幅度需求；所述被测ADC芯片对所述第二测试信号进行模数转换并将模数转换后的信号输入至所述ATE；以及所述ATE用于基于所述模数转换后的信号获得并输出所述被测ADC芯片的测试参数。所述技术方案能够实现要求高摆幅输入的ADC芯片的测试。另外，具有成本低、体积小、易于编程控制等优点。
-
公开(公告)号：CN114371758A
公开(公告)日：2022-04-19
申请号：CN202111407133.7
申请日：2021-11-24
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网浙江省电力有限公司 , 国家电网有限公司
IPC: G05F1/567
Abstract: 本发明公开了一种基准电压电路及芯片，其中，基准电压电路包括基准电压提供模块和温度补偿模块，基准电压提供模块生成正温度系数电流，并将正温度系数电流与温度补偿模块生成的负温度系数电流叠加，得到零温度系数电流并提供给温度补偿模块，温度补偿模块根据零温度系数电流生成负温度系数电压，并根据所述负温度系数电压对基准电压提供模块输出的基准电压进行高阶温度补偿，使基准电压提供模块输出低温漂基准电压。本发明实施例的基准电压电路，电路结构简单且补偿精度高。
-
公开(公告)号：CN110348157B
公开(公告)日：2022-04-12
申请号：CN201910648799.8
申请日：2019-07-18
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司
IPC: G06F30/20 , G06F119/10
Abstract: 本发明公开了一种动态比较器的噪声仿真方法及系统，该方法包括：将所述动态比较器的正输入端和负输入端之间连接失调电压源；将所述失调电压源的电压值设置为所述正输入端的电压与所述负输入端的电压差；对所述动态比较器进行多次仿真，统计所述动态比较器的正输出端输出0的次数从而得到所述正输出端输出0的概率值；根据高斯概率分布函数以及所述正输出端输出0的概率值求解出所述动态比较器的噪声能量值。该噪声仿真方法及系统能够对动态比较器的噪声进行仿真。
-
公开(公告)号：CN114301449A
公开(公告)日：2022-04-08
申请号：CN202111407381.1
申请日：2021-11-24
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网浙江省电力有限公司 , 国家电网有限公司
IPC: H03K23/64
Abstract: 本发明实施例提供一种小数分频方法、系统及芯片，属于分频技术领域，解决了现有技术中分频时钟的间隔分布不够均匀以及无效功耗的问题。所述系统包括：整数分频计数器用于向小数分频计数器提供整数计数溢出信号；小数分频计数器用于当接收到整数计数溢出信号时，开始进行计数，并向分频调节器提供小数计数值；分频配置模块用于向分频调节器提供小数分频模式与小数分频配置值；分频调节器用于根据小数分频模式、小数分频配置值以及小数计数值，得到调节位指示信号，并将其提供至整数分频计数器；整数分频计数器用于根据调节位指示信号，确定下一次的分频值，并输出分频后的时钟。本发明实施例适用于纯数字电路的小数分频过程中。
-
公开(公告)号：CN112583795B
公开(公告)日：2022-01-18
申请号：CN202011331129.2
申请日：2020-11-24
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网辽宁省电力有限公司电力科学研究院 , 国家电网有限公司 , 国网江苏省电力有限公司泰州供电分公司
Abstract: 本发明涉及芯片安全技术领域，提供一种安全防护方法及装置，应用于芯片系统，所述芯片系统包括：CPU、多个存储器，以及多个功能模块；所述存储器用于对接收到的数据进行存储；所述CPU用于对接收到的数据和指令进行处理，并根据处理结果对所述功能模块进行控制；所述方法包括：所述CPU、所述多个存储器、所述多个功能模块两两之间在进行数据传输时，均采用密文传输的方式进行。本发明提供的技术方案，能够对芯片系统中的数据安全进行全面、高效地防护。
-
Patent Agency Ranking
公开(公告)号：CN112596576A
公开(公告)日：2021-04-02
申请号：CN202011302615.1
申请日：2020-11-19
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网浙江省电力有限公司 , 国家电网有限公司
IPC: G05F3/26
Abstract: 本发明提供一种带隙基准电路，属于集成电路技术领域。所述带隙基准电路包括：电源模块，与电源端相连接，用于输出电流信号；以及误差放大模块，包括运算放大器，与所述电源模块相连接，用于对所述电流信号进行补偿，以使得所述带隙基准电路输出第一参考源电压。通过本发明提供的技术方案，采用由运算放大器构成的误差放大模块对电信号进行补偿，可以得到高精度、低温漂的带隙基准电压，且带隙基准电路的结构简单，可以适用于纯模拟电路领域中。
-
公开(公告)号：CN112462834A
公开(公告)日：2021-03-09
申请号：CN202011163154.4
申请日：2020-10-27
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网浙江省电力有限公司 , 国家电网有限公司
IPC: G05F1/56
Abstract: 本发明提供一种用于快速唤醒芯片的电流偏置电路，属于集成电路技术领域。所述电流偏置电路包括偏置电流产生电路、低精度偏置电流产生电路以及电流输出支路，还包括附加开关电路；所述附加开关电路设置于所述偏置电流产生电路与所述电流输出支路之间，用于在所述电流偏置电路由关断到开启的过程中瞬间拉低所述电流输出支路的工作点的电位，以快速打开所述电流输出支路输出所述偏置电流产生电路产生的偏置电流。本发明通过附加开关电路在电流偏置电路由关断到开启的过程中瞬间拉低电流输出支路的工作点的电位，从而快速打开电流输出支路将偏置电流输出，从而快速启动芯片中的各种关键电路以快速唤醒芯片，解决了芯片唤醒时间长的问题。
-
公开(公告)号：CN112131831A
公开(公告)日：2020-12-25
申请号：CN202011333827.6
申请日：2020-11-25
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网上海市电力公司 , 国家电网有限公司
IPC: G06F30/398 , G06F30/392 , G06F30/3315
Abstract: 本发明提供一种多电源域版图布局方法及存储介质，属于电子技术领域。所述方法包括：S1）读入多电源域版图设计数据，根据多电源域版图设计数据设置不同电源区域的PG区域；S2）根据物理设计规则依次执行多电源域版图布局的各个布局阶段，其中每完成一个布局阶段，获取该布局阶段的完成信息并对所述完成信息进行错误单元筛查，得到该布局阶段的错误单元统计信息；根据错误单元统计信息进行设计信息修改；S3）在完成所有布局阶段的设计信息修改之后，对修改后的设计信息进行静态时序分析和物理验证，判断是否存在时序和设计规则错误，并在发现错误时执行错误修复，直到所有错误修复完成。解决了当前非UPF下多电源域设计无法保证所有cell都处于设计位置的问题。
-
公开(公告)号：CN108446556B
公开(公告)日：2020-04-07
申请号：CN201810170549.3
申请日：2018-03-01
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网辽宁省电力有限公司信息通信分公司
IPC: G06F21/55
Abstract: 本发明公开了一种密码芯片的抗功耗分析电路。其包括：电源模块和功耗补偿模块。电源模块用于对所述抗功耗分析电路的输入电压VCC进行稳压且对所述密码芯片的内部工作电路提供稳定电压。功耗补偿模块用于检测所述电源模块的功耗变化并且产生一路与电源模块功耗变化相反的电流，使得所述与电源模块功耗变化相反电流的电流值与所述电源模块的电流值相加的和是一个与所述内部电路工作状态无关的常数电流值。基于所述常数电流值抵抗功耗分析攻击。所述密码芯片的抗功耗分析电路的硬件实现简单且抗功耗分析攻击能力强，大大减少了成本，提高了密码芯片的安全性。
-
公开(公告)号：CN110750129A
公开(公告)日：2020-02-04
申请号：CN201910964645.X
申请日：2019-10-11
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司
Abstract: 本发明公开了一种分频电路，包括第一分频器以及第二分频器；第一分频器包括：第一累加器，在接收的时钟信号的每个上升沿来临时计数值加1，且在第一反馈信号的控制下清除第一累加器的计数值；第一比较器，比较第一累加器的计数值和第一分频信号，第一反馈信号为第一比较器的输出信号；第一异或门；第一触发器，第一触发器的输出为第二反馈信号，第一触发器的输出为第一分频器的输出信号div0_clock；第二分频器包括：第二累加器；第二比较器；第二异或门；第二触发器，输出为第二分频器的输出信号div1_clock；其中，div0_clock与div1_clock为相同时钟相位的信号。本发明提供的分频电路可以确保分频时钟先高周期后低周期，以避免不同分频比造成的时钟相位不一致的问题。
-
-
-
-
-
-
-
-
-
Search Results
220
records
(took 0.112 seconds)
