公开(公告)号：CN119170602A

公开(公告)日：2024-12-20

申请号：CN202411308783.X

申请日：2024-09-19

Applicant: 北京智芯微电子科技有限公司 ,  浙江大学

Inventor： 陈燕宁 ,  刘芳 ,  吕军军 ,  陶然 ,  吴永玉 ,  吴波 ,  邓永峰 ,  郁文

IPC: H01L23/544 ,  H01L21/66

Abstract: 本发明涉及半导体技术领域，提供一种有源区分构式测试单元、多晶硅栅线宽粗糙度测试方法。所述有源区分构式测试单元包括有源区以及多晶硅栅，有源区包括多个相互隔离的有源子区，多个相互隔离的有源子区沿所述多晶硅栅的长度方向排布；每个有源子区包括一个源区及一个漏区；多个有源子区的源区及漏区单独连接金属引线，与多个有源子区的源区及漏区连接的金属引线通过多层的金属互联层连接对应的测试键；每个有源子区的线宽均可调节，多晶硅栅的长度跟随多个有源子区的线宽的调节发生变化。本发明可以通过调节有源区的线宽使多晶硅栅的长度发生变化，从而使多晶硅栅的线宽粗糙度发生变化，获得多晶硅栅线宽粗糙度与电性参数之间的相关性。