-
公开(公告)号：CN112860275B
公开(公告)日：2024-07-09
申请号：CN202110100874.4
申请日：2021-01-26
申请人： 北京自动化控制设备研究所
摘要： 本发明提供了一种嵌入式计算机的软硬件协同加密电路及方法，该软硬件协同加密电路包括DSP、FPGA、FLASH，所述DSP用于加密存储在FLASH中的二进制文件，并将JTAG仿真口封死；所述FPGA用于加密DSP和并行FLASH之间中转的数据线和地址线，同时用于加密本身的FPGA软件并将加密后的FPGA软件存储在FLASH中。本发明采用自带加密功能的DSP和FPGA，对计算机的硬件和软件存储进行加密处理，该加密方法稳定可靠，安全完善，满足嵌入式计算机加密的需求，防止山寨产品随意拷贝嵌入式计算机的软硬件。
-
公开(公告)号：CN115686371A
公开(公告)日：2023-02-03
申请号：CN202211366896.6
申请日：2022-11-01
申请人： 北京自动化控制设备研究所
摘要： 本发明涉及嵌入式技术领域，公开了一种SoPC软件镜像存储及引导方法。其中，该方法包括：将SoPC系统所包含全部软件项分别打包成独立的镜像文件；在第一非易失性存储介质和第二非易失性存储介质中存储原始镜像文件和备份镜像文件，第一非易失性存储介质和第二非易失性存储介质二者通过预定连接方式接入SoPC系统的处理器接口；SoPC系统内部固化的启动程序上电启动并完成厂家开源bootloader的加载引导。由此，可以确保镜像文件存储的可靠性以及确保镜像文件加载引导的可靠性。
-
公开(公告)号：CN115356532A
公开(公告)日：2022-11-18
申请号：CN202211033488.9
申请日：2022-08-26
申请人： 北京自动化控制设备研究所
IPC分类号： G01R23/10
摘要： 本发明公开了一种微处理器多路测频系统及其方法，所述系统由微处理器、外部晶振及处理器片上定时器实现，包括高频时钟模块、闸门信号定时器、第一整周期脉冲计数器、第二整周期脉冲计数器、第一闸门信号定时器捕获通道、第二闸门信号定时器捕获通道、数据处理模块。所述闸门信号定时器对高频时钟脉冲进行周期性计数，触发第一定时器TIMER1中断服务函数；所述第一整周期脉冲计数器对被测信号1上升沿计数，所述第二整周期脉冲计数器对被测信号2上升沿计数；第一定时器TIMER1的通道1捕获被测信号1，通道2捕获被测信号2，上升沿触发。所述数据处理模块根据有效捕获值和脉冲个数计算出被测信号的频率。本发明有效降低硬件电路复杂程度，节约成本。
-
公开(公告)号：CN113778705A
公开(公告)日：2021-12-10
申请号：CN202110947536.4
申请日：2021-08-18
申请人： 北京自动化控制设备研究所
IPC分类号： G06F9/54 , G06F15/167
摘要： 本发明提供一种基于AMP架构的多核通信方法，通过建立标识消息传输方向的等待接收列表和等待发送列表实现复杂通信流的统一。等待接收列表和等待发送列表为结构相同的二维双向链表，由核描述符和消息描述符组成，核描述符记录各核待发送消息的属性，消息描述符标识等待发送消息或等待接收消息的属性；本发明优化了复杂通信流时的时序管理，多对一发送和一对多发送时，多核方能并行处理待发送或待接收的消息互不影响，单核方能够按照核优先级顺序和消息时间顺序完成对应消息的统一处理。
-
公开(公告)号：CN105486922B
公开(公告)日：2019-11-15
申请号：CN201410538977.9
申请日：2014-10-13
申请人： 北京自动化控制设备研究所
IPC分类号： G01R25/00
摘要： 本发明属于频率测量领域，具体涉及一种基于新型延时链架构的相位检测实现方法。它包括下述步骤：步骤一：延迟，将输入信号延迟三次，每次延迟一个周期；步骤二：触发，用延迟两个周期的信号作为误差信号的起始触发，用延迟三个周期的信号作为误差信号的终止触发，得到误差信号的延迟长度。本发明的显著效果是：本发明可以有效提取出采样过程中因非正周期引入的误差，且在任意位置将误差输出，有效避免误差对系统造成的影响。
-
公开(公告)号：CN107808099A
公开(公告)日：2018-03-16
申请号：CN201610809357.3
申请日：2016-09-08
申请人： 北京自动化控制设备研究所
摘要： 本发明属于计算机安全技术，具体公开了一种嵌入式软件加密/解密系统及方法，系统包括处理器单元、逻辑加密单元、外部存储器单元和调试单元，通过仿真调试信号、仿真调试加密信号、处理器单元总线信号和总线加密信号在模块之间的传递实现软件加密/解密过程，方法采用上述系统将嵌入式软件明文写入之后，通过上述信号的转换，实现加密解密之后处理器单元运行嵌入式软件。软件的加密和解密均在逻辑加密单元完成，实现在线加密和在线解密的集中控制管理，无独立加密过程，简化了中间流程，增加了破解难度。
-
公开(公告)号：CN103576178B
公开(公告)日：2016-08-24
申请号：CN201310519966.1
申请日：2013-10-29
申请人： 北京自动化控制设备研究所
摘要： 本发明属于组合导航技术领域，具体涉及一种基于卫星PPS的GPS/INS组合导航系统时钟误差修正方法。本发明的方法利用GPS原子钟等级时钟修正INS系统时钟，解决了现有技术中GPS/INS组合导航系统存在时钟误差的技术问题，将INS时间的短期稳定度和GPS时间的长期稳定度结合起来，使组合系统获得较高的导航定位精度。
-
公开(公告)号：CN115356532B
公开(公告)日：2024-07-09
申请号：CN202211033488.9
申请日：2022-08-26
申请人： 北京自动化控制设备研究所
IPC分类号： G01R23/10
摘要： 本发明公开了一种微处理器多路测频系统及其方法，所述系统由微处理器、外部晶振及处理器片上定时器实现，包括高频时钟模块、闸门信号定时器、第一整周期脉冲计数器、第二整周期脉冲计数器、第一闸门信号定时器捕获通道、第二闸门信号定时器捕获通道、数据处理模块。所述闸门信号定时器对高频时钟脉冲进行周期性计数，触发第一定时器TIMER1中断服务函数；所述第一整周期脉冲计数器对被测信号1上升沿计数，所述第二整周期脉冲计数器对被测信号2上升沿计数；第一定时器TIMER1的通道1捕获被测信号1，通道2捕获被测信号2，上升沿触发。所述数据处理模块根据有效捕获值和脉冲个数计算出被测信号的频率。本发明有效降低硬件电路复杂程度，节约成本。
-
公开(公告)号：CN112116942B
公开(公告)日：2023-04-07
申请号：CN201910541215.7
申请日：2019-06-21
申请人： 北京自动化控制设备研究所
摘要： 本发明公开了一种利用FPGA对FLASH进行分段保护的电路，采用FPGA对FLASH器件WE信号进行封锁保护，仅在用户解锁后的对应数据段访问且FLASH供电正常时，允许WE信号有效，否则一直无效；以实现任意FLASH段的用户解锁和保护，实现设备通电和掉电时FLASH数据保护。它包括电源监测电路，分段保护状态存储电路，段地址比较电路，写使能封锁电路。本发明的优点是，本发明利用FPGA和电源监测器件实现FLASH数据分段保护、掉电保护，解决了常见FLASH数据意外丢失问题，具有实现方式巧妙、电路设计简洁、配置灵活、易于推广等优点。
-
公开(公告)号：CN110649910B
公开(公告)日：2023-02-10
申请号：CN201810681031.6
申请日：2018-06-27
申请人： 北京自动化控制设备研究所
IPC分类号： H03H17/02
摘要： 本发明公开了一种可动态配置的大带宽数字信号低通滤波器的实现方法，采用APB总线，能实时调节滤波带宽，可设定滤波器初值，通过时钟域同步后，采用计数器的方式实现低通滤波器，该滤波器的最大带宽是高频采样时钟(频率一般可达几百MHz)1/2，因此具有很大的带宽；较D触发器通过高频时钟锁存比较实现低通滤波的方式占用资源更少，效率更高。
-
-
-
-
-
-
-
-
-
搜索结果
30 条记录 (耗时 0.037 秒)