-
公开(公告)号：CN114629468B
公开(公告)日：2022-08-05
申请号：CN202210532086.7
申请日：2022-05-17
Abstract: 本发明公开了一种脉宽可调的脉冲电压发生装置，包括：开关控制电路，用于产生控制信号；时钟产生电路，用于产生50MHZ时钟信号；可调脉宽产生集成电路，包括PLL锁相环、第一触发器、第二触发器、行触发器阵列、选择器和异或门，PLL锁相环用于将50MHZ时钟信号处理后输出400MHZ高速时钟信号和50MHZ时钟信号；第一触发器用于对控制信号进行上升沿同步处理输出同步信号；第二触发器用于对同步信号进行20ns延时处理；行触发器阵列中各触发器用于在400MHZ高速时钟信号的控制下输出步进精度为2.5ns的多个可调脉宽脉冲信号，然后通过选择器选择出所需脉宽的脉冲电压信号至相变存储器。本发明能产生20～100ns上升沿下降沿精度高的脉冲电压信号，且脉宽可调，灵活性高。
-
Patent Agency Ranking
公开(公告)号：CN114629468A
公开(公告)日：2022-06-14
申请号：CN202210532086.7
申请日：2022-05-17
Abstract: 本发明公开了一种脉宽可调的脉冲电压发生装置，包括：开关控制电路，用于产生控制信号；时钟产生电路，用于产生50MHZ时钟信号；可调脉宽产生集成电路，包括PLL锁相环、第一触发器、第二触发器、行触发器阵列、选择器和异或门，PLL锁相环用于将50MHZ时钟信号处理后输出400MHZ高速时钟信号和50MHZ时钟信号；第一触发器用于对控制信号进行上升沿同步处理输出同步信号；第二触发器用于对同步信号进行20ns延时处理；行触发器阵列中各触发器用于在400MHZ高速时钟信号的控制下输出步进精度为2.5ns的多个可调脉宽脉冲信号，然后通过选择器选择出所需脉宽的脉冲电压信号至相变存储器。本发明能产生20～100ns上升沿下降沿精度高的脉冲电压信号，且脉宽可调，灵活性高。
-
公开(公告)号：CN114217105A
公开(公告)日：2022-03-22
申请号：CN202210160354.7
申请日：2022-02-22
Applicant: 华中科技大学
IPC: G01R1/28
Abstract: 本发明属于脉冲信号发生器技术领域，公开了一种波形可编程的超高速脉冲电流发生装置，装置包括：脉冲波形控制模块、脉冲幅值控制模块、压控电流源模块和功能控制模块。脉冲波形控制模块和脉冲幅值控制模块分别控制压控电流源模块输出的脉冲电流的波形和幅值，从而实现脉冲电流的可调；功能控制模块用于调节控制各模块及数据分析。本发明装置输出脉冲幅值最低可达1μA，最高可达mA级别，调节精度数十μA，脉宽调节范围为1ns到直流。本发明可广泛应用于电流诱导型相变存储器、阻变存储器等器件电特性测试中。
-
公开(公告)号：CN117198378A
公开(公告)日：2023-12-08
申请号：CN202311316198.X
申请日：2023-10-11
Applicant: 华中科技大学
Abstract: 本发明公开了一种基于FPGA的存储器阵列测试系统，用于对还未封装且未添加外围电路的存储器进行测试，包括：FPGA，作为整个测试系统的控制模块；激励源，用于输出对存储器单元的操作电压；读电路，用于读取选中存储单元的电阻值；阵列选通模块，包括行选通电路和列选通电路，用于选择阵列中的单个存储单元；上位机，用于根据用户操作输出对脉冲电压的脉宽与幅值，扫描电压的步进时间、步进电压与扫描点数，所选中存储单元的字线与位线的控制信号，并将接收来自FPGA的电阻数据以图表形式呈现。本发明在PCB上搭建测试电路，相较于传统的探针测试，有效降低测试时间，提高测试效率，为存储器阵列搭建外围集成电路前进行原型验证。
-
公开(公告)号：CN117253533A
公开(公告)日：2023-12-19
申请号：CN202311316190.3
申请日：2023-10-11
Applicant: 华中科技大学
Abstract: 本发明公开了一种存储阵列选通测试系统，用于对还未封装且未添加外围电路的存储器进行测试，包括：阵列控制模块，用于根据设定的参数输出相应的控制信号；阵列选通模块，包括行选通电路和列选通电路，两选通电路均包括多路复用选择器和模拟开关，两选通电路中的多路复用选择器的通道数量对应与阵列中的字线和位线数量相匹配，两选通电路中的模拟开关的接口数量对应与阵列中的字线和位线数量相匹配；其中，多路复用选择器用于根据所述控制信号，将读写擦操作电压分配到所选择的字线中，并将所选择的位线接地；模拟开关用于根据所述控制信号，将偏置电压分配到所有未选择的字线与位线中。本发明能有效降低测试时间，提高测试效率。
-
公开(公告)号：CN116644697A
公开(公告)日：2023-08-25
申请号：CN202310538904.9
申请日：2023-05-12
Applicant: 华中科技大学
IPC: G06F30/367 , G06F30/23 , G06F119/08
Abstract: 本发明公开了一种相变存储器单元的电阻计算方法和系统，属于半导体存储器及电子设计自动化领域。本发明将有限元分析方法与Spice仿真相结合，基于有限元仿真的温度场及电场分布，构建出相变存储器单元的Spice电阻模型，通过将实际相变单元结构和相态及电场分布考虑在内，得到了更为科学、更为精确的相变存储器单元电阻计算方式。该模型用数学表达式的方式，较好地契合了有限元仿真中的计算结果，相较于传统的串联电阻模型和对数插值模型，更为科学和精确。
-
-
-
-
-
Search Results
6
records
(took 0.073 seconds)
