-
公开(公告)号：CN111835358A
公开(公告)日：2020-10-27
申请号：CN201910329557.2
申请日：2019-04-23
摘要： 本申请实施例提供一种数字模拟转换电路及数字模拟转换器，涉及电子技术领域，能够显著降低电路的功耗。该数字模拟转换电路包括：驱动管理模块，参考产生模块，电压驱动模块以及电压选择模块；参考产生模块，用于产生A个参考电压，并输出A个参考电压至对应的A组电压驱动模块的第二输入端；电压驱动模块，用于根据驱动管理模块输出的电压驱动信号以及参考产生模块输出的参考电压，确定驱动电压，并输出驱动电压至X个电压选择模块；电压选择模块，用于根据A组电压驱动模块分别输出的驱动电压以及数字模拟转换电路的输入电压，确定数字模拟转换电路的一个输出电压。
-
公开(公告)号：CN111835358B
公开(公告)日：2023-03-24
申请号：CN201910329557.2
申请日：2019-04-23
摘要： 本申请实施例提供一种数字模拟转换电路及数字模拟转换器，涉及电子技术领域，能够显著降低电路的功耗。该数字模拟转换电路包括：驱动管理模块，参考产生模块，电压驱动模块以及电压选择模块；参考产生模块，用于产生A个参考电压，并输出A个参考电压至对应的A组电压驱动模块的第二输入端；电压驱动模块，用于根据驱动管理模块输出的电压驱动信号以及参考产生模块输出的参考电压，确定驱动电压，并输出驱动电压至X个电压选择模块；电压选择模块，用于根据A组电压驱动模块分别输出的驱动电压以及数字模拟转换电路的输入电压，确定数字模拟转换电路的一个输出电压。
-
公开(公告)号：CN101526893A
公开(公告)日：2009-09-09
申请号：CN200810101451.9
申请日：2008-03-06
IPC分类号： G06F9/38
摘要： 一种电子技术领域中超长指令字指令并行执行方法，获取超长指令字包；根据获取的超长指令字包中各指令对应的功能单元的编号大小判断当前指令是否能够与下一指令并行执行；根据上述判断结果执行各指令。本发明实施例还提供一种超长指令字指令并行执行装置。本发明实施例根据功能单元的编号大小来判断当前指令与下一指令是否可以并行执行，解决了指令中需要额外信息来指示多指令在多功能单元并行执行带来的编码效率低的问题。减少了并行指示位，扩大了编码空间，降低了并行执行信息在整个指令中占用的存储空间。
-
公开(公告)号：CN101470600A
公开(公告)日：2009-07-01
申请号：CN200810006836.7
申请日：2008-02-02
IPC分类号： G06F9/38
摘要： 本发明公开了一种超长指令处理的方法，包括：根据指令编码中的功能单元类型标识任意选择一个同类型的功能单元，并向所述功能单元分发所述指令编码；将所述指令编码进行译码，获知所述功能单元所要执行的操作指令和所述功能单元所要访问的寄存器堆；根据所述操作指令从所述寄存器堆读取数据进行操作。本发明实施例不对功能单元分组，避免经过交叉访问结构访问寄存器堆，提高了数据交换的能力，增加了功能单元的数据访问灵活性。
-
公开(公告)号：CN101526893B
公开(公告)日：2014-02-19
申请号：CN200810101451.9
申请日：2008-03-06
IPC分类号： G06F9/38
摘要： 一种电子技术领域中超长指令字指令并行执行方法，获取超长指令字包；根据获取的超长指令字包中各指令对应的功能单元的编号大小判断当前指令是否能够与下一指令并行执行；根据上述判断结果执行各指令。本发明实施例还提供一种超长指令字指令并行执行装置。本发明实施例根据功能单元的编号大小来判断当前指令与下一指令是否可以并行执行，解决了指令中需要额外信息来指示多指令在多功能单元并行执行带来的编码效率低的问题。减少了并行指示位，扩大了编码空间，降低了并行执行信息在整个指令中占用的存储空间。
-
公开(公告)号：CN101470600B
公开(公告)日：2011-08-24
申请号：CN200810006836.7
申请日：2008-02-02
IPC分类号： G06F9/38
摘要： 本发明公开了一种超长指令处理的方法，包括：根据指令编码中的功能单元类型标识任意选择一个同类型的功能单元，并向所述功能单元分发所述指令编码；将所述指令编码进行译码，获知所述功能单元所要执行的操作指令和所述功能单元所要访问的寄存器堆；根据所述操作指令从所述寄存器堆读取数据进行操作。本发明实施例不对功能单元分组，避免经过交叉访问结构访问寄存器堆，提高了数据交换的能力，增加了功能单元的数据访问灵活性。
-
公开(公告)号：CN111130566B
公开(公告)日：2021-05-11
申请号：CN201911312400.5
申请日：2019-12-18
申请人： 清华大学 , 清华大学深圳国际研究生院
IPC分类号： H03M13/13
摘要： 一种Polar码译码器中寻找L个最大路径度量值的电路实现方法，利用L个寄存器，分别保存L条路径对应的L个路径度量值；计算开始时，将该L个寄存器初始化成负无穷大或系统定义的能够表示路径度量值的最小值；译码过程中，当计算出第一个路径度量值时，利用L个比较器比较其与L个路径度量值的大小；将其插入到比其大的值和比其小的值中间，多出来的最小值直接丢弃掉；得到从大到小排列的L个路径度量值，重新保存；重复此过程，直到2L个路径度量值全部计算完，此时L个寄存器中保留的即是从大到小降序排列的最大的L个路径度量值，本发明还可采用多路并行的方式。本发明通过优化算法和硬件电路，提高了polar译码速度和准确率，同时减小了译码器面积。
-
公开(公告)号：CN111130566A
公开(公告)日：2020-05-08
申请号：CN201911312400.5
申请日：2019-12-18
申请人： 清华大学 , 清华大学深圳国际研究生院
IPC分类号： H03M13/13
摘要： 一种Polar码译码器中寻找L个最大路径度量值的电路实现方法，利用L个寄存器，分别保存L条路径对应的L个路径度量值；计算开始时，将该L个寄存器初始化成负无穷大或系统定义的能够表示路径度量值的最小值；译码过程中，当计算出第一个路径度量值时，利用L个比较器比较其与L个路径度量值的大小；将其插入到比其大的值和比其小的值中间，多出来的最小值直接丢弃掉；得到从大到小排列的L个路径度量值，重新保存；重复此过程，直到2L个路径度量值全部计算完，此时L个寄存器中保留的即是从大到小降序排列的最大的L个路径度量值，本发明还可采用多路并行的方式。本发明通过优化算法和硬件电路，提高了polar译码速度和准确率，同时减小了译码器面积。
-
公开(公告)号：CN111200481A
公开(公告)日：2020-05-26
申请号：CN201911310703.3
申请日：2019-12-18
申请人： 清华大学 , 清华大学深圳国际研究生院
IPC分类号： H04L1/00
摘要： Polar码译码过程中提高计算单元通用性的方法，采用由一个加法器及其辅助电路构成的h函数电路，计算对数似然比时，在前期尽量多地实现f函数功能，即找出两个输入变量中绝对值较小的一个，然后再根据两个输入的正负关系决定输出的是正值还是负值；在后期尽量多地实现g函数功能，即对两个输入做加法或者减法操作；本发明进一步提供了h函数电路的一种具体结构。通过算法和电路的优化，本发明提高了polar译码的速度和准确率，同时减小了polar译码器的面积。
-
公开(公告)号：CN111200481B
公开(公告)日：2020-12-29
申请号：CN201911310703.3
申请日：2019-12-18
申请人： 清华大学 , 清华大学深圳国际研究生院
IPC分类号： H04L1/00
摘要： Polar码译码过程中提高计算单元通用性的方法，采用由一个加法器及其辅助电路构成的h函数电路，计算对数似然比时，在前期尽量多地实现f函数功能，即找出两个输入变量中绝对值较小的一个，然后再根据两个输入的正负关系决定输出的是正值还是负值；在后期尽量多地实现g函数功能，即对两个输入做加法或者减法操作；本发明进一步提供了h函数电路的一种具体结构。通过算法和电路的优化，本发明提高了polar译码的速度和准确率，同时减小了polar译码器的面积。
-
-
-
-
-
-
-
-
-
搜索结果
64 条记录 (耗时 0.049 秒)
