一种光学电流互感器系统及调制解调方法

    公开(公告)号:CN116068248A

    公开(公告)日:2023-05-05

    申请号:CN202111272365.6

    申请日:2021-10-29

    IPC分类号: G01R15/24

    摘要: 本申请公开了一种光学电流互感器系统及调制解调方法,涉及光电仪器领域。一种光学电流互感器系统,包括:光源;耦合器;起偏器;相位调制器,对输入的线偏振光进行相位调制;延时光纤;光纤传感环,用于传感被测电流;光电探测器,用于对接收到的光信号进行光电转换;信号处理器,产生定频调制信号并将定频调制信号输入至相位调制器;接收光电探测器的输出信号,并根据输出信号获取被测电流信号。根据本申请的实施例,可避免因光学电流互感器的光路长度和采集单元信号处理电路的晶振等的差异导致的延时差异,实现与控制保护装置相连的三相光学电流互感器同步调制、同步发送数据、延时相同。

    有载分接开关档位检测装置及判别系统

    公开(公告)号:CN113608113A

    公开(公告)日:2021-11-05

    申请号:CN202110703842.3

    申请日:2021-06-24

    IPC分类号: G01R31/327 H01F29/04 H01H9/00

    摘要: 本申请提供一种有载分接开关档位检测装置及判别系统。所述判别系统包括检测装置和处理装置。检测装置包括:主轴、轴套、中心盘、档位盘、预选盘、滑档盘。档位盘、预选盘和滑档盘均设置在中心盘的外周,且档位盘、预选盘和滑档盘均与中心盘在同一水平面。处理装置连接检测装置,通过档位盘解析有载分接开关的当前档位,处理装置通过预选盘解析有载分接开关的档位变换为加档或者减档,处理装置通过滑档盘解析有载分接开关是否发生滑档。本申请通过有载分接开关档位检测装置及判别系统解析有载分接开关的当前档位、预选档位和进行滑档判别,提高了特高压换流变压器OLTC的可靠性,从而提高了特高压换流变压器稳定可靠的运行。

    一种硬件冗余的通信架构

    公开(公告)号:CN110597124A

    公开(公告)日:2019-12-20

    申请号:CN201910878671.0

    申请日:2019-09-18

    IPC分类号: G05B19/042

    摘要: 本发明公开了一种硬件冗余的通信架构,包括两路相互独立的硬件接口:第一、二硬件接口、主从FPGA模块和主从DSP模块;外部双通道物理接口分别对应连接第一、二硬件接口,第一、二硬件接口分别对应连接主FPGA模块和从FPGA模块;主从FPGA模块分别对应连接主从DSP模块;主从FPGA模块之间、主从DSP模块之间均通过高速数据冗余通道进行数据交互,主FPGA和主DSP之间通过高速总线实现数据交互,从FPGA和从DSP之间通过高速总线进行数据交互。本发明的通信架构,能够在单设备上实现双链路双系统独立运行,同时互为冗余互相监视,抗硬件异常的能力大大提高,通信速度和实时性相对传统现场总线明显提升。

    串补集中式采集系统保护动作延时测量系统及方法

    公开(公告)号:CN107797052A

    公开(公告)日:2018-03-13

    申请号:CN201610798506.0

    申请日:2016-08-31

    IPC分类号: G01R31/327

    CPC分类号: G01R31/3278

    摘要: 本发明公开一种串补集中式采集系统保护动作延时测量系统及方法,系统包括信号发生装置、远端信号采集模块、合并单元、保护装置、波形记录装置和信号处理单元,方法的步骤是:信号发生装置向远端信号采集模块施加模拟量,该模拟量同时接入波形记录装置;远端信号采集模块将模拟量信号转换为数字信号,传输到合并单元;合并单元将数字信号转发给保护装置,保护装置判断是否发生故障,达到动作定值后发送保护动作信号,闭合输出继电器,继电器的动作信号接入波形记录装置;信号处理单元计算信号发生装置输出的信号和继电器的动作信号的相位差,得到保护动作延时。此技术方案可准确测量串补集中式采集系统的保护动作延时,为保护定值的选择提供依据。

    一种数据内存映射方法、装置、电子设备和存储介质

    公开(公告)号:CN113835831A

    公开(公告)日:2021-12-24

    申请号:CN202111020965.3

    申请日:2021-09-01

    发明人: 赵玉灿

    IPC分类号: G06F9/455 G06F13/40 G06F13/42

    摘要: 本申请实施例公开了一种数据内存映射方法、装置、电子设备和存储介质,该方法包括:将FPGA中的待映射数据写入FPGA内部的目标虚拟内存;对目标虚拟内存中的待映射数据进行组帧打包,得到若干个报文包;基于FPGA与DSP之间的PCIe链路,将若干个报文包发送给目标镜像内存;其中,目标镜像内存与目标虚拟内存之间存在地址映射关系。这样,以PCIe链路作为DSP与FPGA之间的数据传输通道,可以缩短DSP读取FPGA内部数据的耗时,降低DSP的运行负载,提高运行效率。