-
公开(公告)号：CN116846704A
公开(公告)日：2023-10-03
申请号：CN202310801894.3
申请日：2023-06-30
Applicant: 南京国电南自电网自动化有限公司
Abstract: 本发明涉及电力系统保护自动化技术领域，提供一种基于FPGA的DIO报文传输方法，包括：将DIO模件与FPGA之间通过同步总线和通信总线相连；FPGA发送同步脉冲信号，将DIO模件与FPGA的数据同步；FPGA与CPU之间通过中断处理数据，每次处理多份DIO报文；接收中断到来后，CPU通过LocalBus总线读取心跳报文和多份DIO报文进行处理；通过CPU对多份DIO报文进行比对选择后，实现DIO报文的数据传输，CPU完成开出动作。根据本发明的方案，为了实现多块DIO模件的同步，由FPGA通过同步总线下发同步信号，保证DIO模件间的同步误差，提高了DIO报文通信的时间精度。FPGA作为主通信器件，与多个DIO模件通信，并通过多份数据重传及冗余校验机制，提高DIO报文的通信可靠性，避免通信错误导致的装置误动事件。
-
公开(公告)号：CN115333977B
公开(公告)日：2023-08-15
申请号：CN202210962585.X
申请日：2022-08-11
Applicant: 南京国电南自电网自动化有限公司
IPC: H04L43/0811 , H04L9/40
Abstract: 本发明公开了一种基于网络接口的系统诊断通道实现方法及装置，包括：对诊断命令进行合法性检查，并按诊断通道协议将输入参数封装成诊断通道数据包；对诊断通道数据包进行安全认证检查，解析出诊断命令并存入诊断命令缓冲区；对诊断命令工作队列中的诊断命令均创建相应的诊断命令执行任务；针对通过安全性检查的诊断命令，调度运行其相应的诊断命令执行任务来执行该诊断命令，并将诊断结果写入诊断结果缓冲区；将所述诊断结果按诊断通道协议封装成结果诊断通道数据包；对结果诊断通道数据包进行合法性检查后解析出诊断结果，并按用户指定的显示样式进行格式化处理和显示。本发明适用于具有网络接口的操作系统，其可靠性强、安全性高、适用性广。
-
公开(公告)号：CN115036894B
公开(公告)日：2025-04-15
申请号：CN202210896794.9
申请日：2022-07-28
Applicant: 国电南京自动化股份有限公司 , 南京国电南自电网自动化有限公司
Abstract: 本发明公开了一种基于FPGA的无线多端差动保护装置，FPGA处理模块分别与对时接收模块、交流插件模块、差动保护模块和无线通信模块连接，对时接收模块将接收的授时信号输出至FPGA处理模块，交流插件模块将对电压/电流交流电气量进行隔离和变换成采样模拟量后输出至FPGA处理模块，差动保护模块向FPGA处理模块发送预设的配置参数，同时获取FPGA处理模块发送的差动数据报文，无线通信模块通过以太网接口与FPGA处理模块进行通信报文交互。本发明还公开一种基于FPGA的无线多端差动保护方法。本发明提供的一种基于FPGA的无线多端差动保护方法及装置，能够很好地满足复杂组网下多端线路差动保护的需求，具有接入方便、适应性和扩展性好、施工周期短和维护便利等优点。
-
公开(公告)号：CN116846704B
公开(公告)日：2025-01-21
申请号：CN202310801894.3
申请日：2023-06-30
Applicant: 南京国电南自电网自动化有限公司
Abstract: 本发明涉及电力系统保护自动化技术领域，提供一种基于FPGA的DIO报文传输方法，包括：将DIO模件与FPGA之间通过同步总线和通信总线相连；FPGA发送同步脉冲信号，将DIO模件与FPGA的数据同步；FPGA与CPU之间通过中断处理数据，每次处理多份DIO报文；接收中断到来后，CPU通过LocalBus总线读取心跳报文和多份DIO报文进行处理；通过CPU对多份DIO报文进行比对选择后，实现DIO报文的数据传输，CPU完成开出动作。根据本发明的方案，为了实现多块DIO模件的同步，由FPGA通过同步总线下发同步信号，保证DIO模件间的同步误差，提高了DIO报文通信的时间精度。FPGA作为主通信器件，与多个DIO模件通信，并通过多份数据重传及冗余校验机制，提高DIO报文的通信可靠性，避免通信错误导致的装置误动事件。
-
公开(公告)号：CN118449643A
公开(公告)日：2024-08-06
申请号：CN202410530894.9
申请日：2024-04-29
Applicant: 南京国电南自电网自动化有限公司
Abstract: 本发明公开了一种基于FPGA的继电保护装置的时间管理系统和对时方法，涉及电力系统自动化技术领域，包括：CPU芯片和FPGA芯片；其中，发明FPGA芯片通过内部总线与发明CPU芯片连接；发明FPGA芯片包括SNTP对时模块、IRIG‑B对时模块和时间管理模块；发明SNTP对时模块和发明IRIG‑B对时模块均与对时源连接，且发明SNTP对时模块和发明IRIG‑B对时模块均与发明时间管理模块连接；发明时间管理模块还通过对时总线和同步总线与发明CPU芯片连接。本发明缓解了传统继电保护装置利用CPU实现SNTP对时的方案存在的对时精度低的技术问题。
-
Patent Agency Ranking
公开(公告)号：CN114034927A
公开(公告)日：2022-02-11
申请号：CN202111282015.8
申请日：2021-11-01
Applicant: 南京国电南自电网自动化有限公司
IPC: G01R23/02
Abstract: 本发明公开了一种跟频插值采样的信号测量方法及系统，包括：获取在时间上、幅值上都连续的模拟信号，转换成时间上离散、但幅值上仍连续的离散数字信号；利用离散数字信号的极大值和极小值计算出离散数字信号的直流分量，确定去除此直流分量后离散数字信号的估算频率范围，获得精确测量信号频率；按预设插值频率确定插值脉冲时刻，在插值脉冲时刻，将离散数字信号插值为基于精确测量信号频率的跟频离散采样数据；对跟频离散采样数据进行傅氏变换，得到模拟信号的幅值和相位，结合精确测量信号频率，得到最终的模拟信号特征量。优点：精度高、实时性强、对系统的算力要求低，可应用于各种对系统信号频率敏感的保护装置，为保护算法提供数据支撑。
-
公开(公告)号：CN112180314A
公开(公告)日：2021-01-05
申请号：CN202011021708.7
申请日：2020-09-25
Applicant: 南京国电南自电网自动化有限公司
Abstract: 本发明公开了一种抗干扰自校正GIS电子式互感器采集方法和装置，包括步骤：对GIS电子式互感器本体二次侧输出的模拟信号进行采样，预处理后得到数字采样信号；对所述数字采样信号进行抗高频干扰处理；通过出厂校验预先获取的比差补偿值、角差补偿值和零漂补偿值对经过抗干扰处理后的采样数据进行补偿，得到校正后的采样数据输出。本发明可有效消除高频干扰对采样的影响，在采集装置中实现比差、角差和零漂补偿，现场运行时GIS电子式互感器校正无需后端设备补偿计算。
-
公开(公告)号：CN111506000A
公开(公告)日：2020-08-07
申请号：CN202010446211.3
申请日：2020-05-25
Applicant: 南京国电南自电网自动化有限公司
IPC: G05B19/042
Abstract: 本发明公开了一种基于非实时总线的同步采样装置，包括与CAN总线相连的主机箱和扩展机箱，主机箱包括第一FPGA；扩展机箱包括第二FPGA和第二采样模件；第一FPGA产生第一内部时间基准，并传输至第二FPGA；第二FPGA收到第一内部时间基准后，生成与第一内部时间基准同步的第二内部时间基准；第二采样模件对获得的第二内部时间基准进行处理，获得含有秒和纳秒的时间信息；第二采样模件产生采样脉冲，并对每次的采样值添加含有秒和纳秒的时间信息，将采样值发送至第二FPGA，第二FPGA产生交流模拟量的采样脉冲，对每次的采样值添加含有秒和纳秒的时间信息；第二FPGA将所有的采样值发送至第一FPGA。本发明不依赖实时操作系统和实时采样机制，能够保证交流采样与开关量及DC直流量的同步。
-
公开(公告)号：CN119254371A
公开(公告)日：2025-01-03
申请号：CN202411521669.5
申请日：2024-10-29
Applicant: 南京国电南自电网自动化有限公司
IPC: H04J3/06
Abstract: 本发明涉及电力系统技术领域，提供一种用于分布式继电保护设备的无源时钟同步方法和系统，其中方法包括：计算主机和从机间的通信通道延时，当通道延时计算无误时，执行下一步；核对主机和从机的时间，使各从机时间同步；计算主机和从机采样节拍时间差；调整从机采样节拍，使从机与主机的采样节拍实时一致，完成主机和从机的无源时钟同步。根据本发明的方案，本发明的无源时钟同步方法具有以下优点：主机和从机间不受距离限制，只要主机与从机间数据传输延时固定或者可测量即可；同时实现局域内设备时钟同步和节拍同步；设备节拍调整过程中频率稳定，设备间同步精度高；偶然数据中断不影响设备间的采样节拍同步和时间同步。
-
公开(公告)号：CN114114997B
公开(公告)日：2024-08-16
申请号：CN202111305865.5
申请日：2021-11-05
Applicant: 南京国电南自电网自动化有限公司
IPC: G05B19/042
Abstract: 本发明公开了一种在继电保护领域，合并单元装置使用单CPU模件进行数据采集及IEC61850‑9‑2报文发送时的一种提高工作可靠性的设计方法，在装置受到外部干扰及FPGA硬件自身的故障时，能可靠的对采样值数据进行有效性的校验，保障后端接收采样值数据的保护装置能正确识别到合并单元装置的故障，及时闭锁保护，防止保护装置误动，降低误动带来的经济损失，提高经济效益。
-
-
-
-
-
-
-
-
-
Search Results
42
records
(took 0.055 seconds)
