-
公开(公告)号：CN116243585B
公开(公告)日：2023-07-18
申请号：CN202310531032.3
申请日：2023-05-12
申请人： 江苏润石科技有限公司 , 南京筠芯科技有限公司
摘要： 本申请实施例提供了一种环形游标时间数字转换器中最先跳变信号输出电路，包括n级电路结构，每一级电路结构中包含一个D触发器，n个D触发器的复位端均连接RST复位信号，在相邻两级电路之间设置逻辑与门，从而有效避免了环形游标时间数字转换器中最终会输出一系列编码数值而无法仅输出最先跳变的信号的问题。
-
公开(公告)号：CN115955240B
公开(公告)日：2023-06-02
申请号：CN202310234175.8
申请日：2023-03-13
申请人： 江苏润石科技有限公司 , 南京筠芯科技有限公司
摘要： 本申请提供了一种时间交织ADC的采样误差的校准方法、装置及时间交织ADC。方法包括：在时间交织ADC中设置多个通道；选取第i个通道加入基准通道集合作为第一基准通道，根据第i个通道在第一、二轮采样获取的采样数据，第j个通道在第一轮采样获取的采样数据计算第一时序误差参数，根据第一时序误差参数校准第j个通道的采样时刻，将第j个通道加入基准通道集合；根据基准通道集合中的基准通道在第一、二轮采样获取的采样数据计算第二时序误差参数，分别校准中间相位的待校准通道的采样时刻，将校准后的通道加入基准通道集合。此种技术方案能够实现采样误差的校准补偿，减少通道数量，节省芯片面积。
-
公开(公告)号：CN116192136A
公开(公告)日：2023-05-30
申请号：CN202310018599.0
申请日：2023-01-06
申请人： 南京筠芯科技有限公司
发明人： 刘海涛
IPC分类号： H03M1/10
摘要： 本申请提供了一种用于ADC的扰动输入信号的校准方法、装置、系统及存储介质，该方法包括：获取多个模拟扰动输入信号，根据第一模拟扰动输入信号计算模拟扰动基准值；将模拟扰动基准值输入ADC，获取数字扰动基准值；分别将多个模拟扰动输入信号输入ADC，并分别获得多个数字扰动输出信号，并根据多个数字扰动输出信号和数字扰动基准值分别计算对应的多个数字扰动校准值；及在ADC执行转换时，输出多个模拟扰动输入信号以和对应的模拟输入信号叠加后输入至ADC，并输出多个数字扰动校准值以分别在对应的模拟扰动输入信号时与由ADC输出的与模拟扰动输入信号对应的数字输出信号叠加，以校准模拟扰动输入信号。
-
公开(公告)号：CN117081582B
公开(公告)日：2024-04-23
申请号：CN202310531702.1
申请日：2023-05-12
申请人： 南京筠芯科技有限公司
IPC分类号： H03K23/00 , H03K19/173 , H03K3/037 , H03K3/017
摘要： 本发明公开一种实现占空比50％的分频方法及分频器，用于实现N分频；N表示为二进制形式Bit ；加法计数器电路进行递增计数，并在计数过程中产生脉冲信号An‑A0；减法计数器电路进行递减计数，并在计数过程中产生脉冲信号Sn‑S0和SR；时序产生电路根据An‑A0、Sn‑S0、SR产生时序信号P0、P1、P2_even、P2_odd；逻辑控制电路选通相应通路的信号，使得输出的时钟信号在不同分频比时，占空比都为50％。此种技术方案在加法器递增计数和减法器递减计数的过程中，利用二者在某个时钟周期内输出值相等来逻辑判断从而得到一个脉冲信号，并基于该脉冲信号得到与其差一个时钟周期或两个时钟周期的目标脉冲信号P_2，从而实现宽范围的分频比时，能保证信号的占空比为50％。
-
公开(公告)号：CN117081582A
公开(公告)日：2023-11-17
申请号：CN202310531702.1
申请日：2023-05-12
申请人： 南京筠芯科技有限公司
IPC分类号： H03K23/00 , H03K19/173 , H03K3/037 , H03K3/017
摘要： 本发明公开一种实现占空比50％的分频方法及分频器，用于实现N分频；N表示为二进制形式Bit ；加法计数器电路进行递增计数，并在计数过程中产生脉冲信号An‑A0；减法计数器电路进行递减计数，并在计数过程中产生脉冲信号Sn‑S0和SR；时序产生电路根据An‑A0、Sn‑S0、SR产生时序信号P0、P1、P2_even、P2_odd；逻辑控制电路选通相应通路的信号，使得输出的时钟信号在不同分频比时，占空比都为50％。此种技术方案在加法器递增计数和减法器递减计数的过程中，利用二者在某个时钟周期内输出值相等来逻辑判断从而得到一个脉冲信号，并基于该脉冲信号得到与其差一个时钟周期或两个时钟周期的目标脉冲信号P_2，从而实现宽范围的分频比时，能保证信号的占空比为50％。
-
公开(公告)号：CN116938233A
公开(公告)日：2023-10-24
申请号：CN202310946631.1
申请日：2023-07-28
申请人： 南京筠芯科技有限公司
摘要： 本申请涉及一种锁相环的时钟中心扩频方法和装置，所述方法包括：三角波产生器的分频器根据接收到锁相环的反馈分频器的输出时钟和第一预设分频比，控制输入时钟输入信号，由三角波产生电路输出对应的三角波信号经过选通器传输至调制信号模块，输出标识信号输入至选通器，由调制信号模块根据锁相环的反馈分频器的输出时钟，对三角波信号进行采样和量化后输出至加法器，选通器将标识信号选通的固定值输入加法器，加法器根据调制信号模块的输出和标识信号选通的固定值，加法器输出表示输出信号值的信号至锁相环的的反馈分频器，作为反馈分频器的反馈分频比。以实现对锁相环的压控振荡器的输出时钟的中心扩频。提高了锁相环的通用性。
-
公开(公告)号：CN115955240A
公开(公告)日：2023-04-11
申请号：CN202310234175.8
申请日：2023-03-13
申请人： 江苏润石科技有限公司 , 南京筠芯科技有限公司
摘要： 本申请提供了一种时间交织ADC的采样误差的校准方法、装置及时间交织ADC。方法包括：在时间交织ADC中设置多个通道；选取第i个通道加入基准通道集合作为第一基准通道，根据第i个通道在第一、二轮采样获取的采样数据，第j个通道在第一轮采样获取的采样数据计算第一时序误差参数，根据第一时序误差参数校准第j个通道的采样时刻，将第j个通道加入基准通道集合；根据基准通道集合中的基准通道在第一、二轮采样获取的采样数据计算第二时序误差参数，分别校准中间相位的待校准通道的采样时刻，将校准后的通道加入基准通道集合。此种技术方案能够实现采样误差的校准补偿，减少通道数量，节省芯片面积。
-
公开(公告)号：CN115622559A
公开(公告)日：2023-01-17
申请号：CN202211287296.0
申请日：2022-10-20
申请人： 南京筠芯科技有限公司
发明人： 刘海涛
摘要： 本发明公开了一种不改变信号输出幅度的扰动注入方法，基于当前级的子ADC的输入电压和输出电压关系,给当前级的子ADC的输出信号Vorg注如扰动电压Vd，获得输出信号为Vorg+Vd；对当前级的子ADC的各比较器门限电压减小预设值V_cd；获得新的门限电压。同时基于扰动电压Vd最大值为最大幅值电压Vr的1/2，将新的门限电压超出Vr/2的部分处理为Vorg+Vd‑Vr。本发明在扰动注入的过程中，比较器门限会跟随扰动注入的幅度大小进行实时动态调整，可以实现最高达到输出信号幅度一致的大扰动信号注入范围，且不会影响当前级的输出电压范围，并且此范围支持包括正和负在内的所有幅度。
-
公开(公告)号：CN116192136B
公开(公告)日：2024-07-30
申请号：CN202310018599.0
申请日：2023-01-06
申请人： 南京筠芯科技有限公司
发明人： 刘海涛
IPC分类号： H03M1/10
摘要： 本申请提供了一种用于ADC的扰动输入信号的校准方法、装置、系统及存储介质，该方法包括：获取多个模拟扰动输入信号，根据第一模拟扰动输入信号计算模拟扰动基准值；将模拟扰动基准值输入ADC，获取数字扰动基准值；分别将多个模拟扰动输入信号输入ADC，并分别获得多个数字扰动输出信号，并根据多个数字扰动输出信号和数字扰动基准值分别计算对应的多个数字扰动校准值；及在ADC执行转换时，输出多个模拟扰动输入信号以和对应的模拟输入信号叠加后输入至ADC，并输出多个数字扰动校准值以分别在对应的模拟扰动输入信号时与由ADC输出的与模拟扰动输入信号对应的数字输出信号叠加，以校准模拟扰动输入信号。
-
公开(公告)号：CN116938233B
公开(公告)日：2024-06-25
申请号：CN202310946631.1
申请日：2023-07-28
申请人： 南京筠芯科技有限公司
摘要： 本申请涉及一种锁相环的时钟中心扩频方法和装置，所述方法包括：三角波产生器的分频器根据接收到锁相环的反馈分频器的输出时钟和第一预设分频比，控制输入时钟输入信号，由三角波产生电路输出对应的三角波信号经过选通器传输至调制信号模块，输出标识信号输入至选通器，由调制信号模块根据锁相环的反馈分频器的输出时钟，对三角波信号进行采样和量化后输出至加法器，选通器将标识信号选通的固定值输入加法器，加法器根据调制信号模块的输出和标识信号选通的固定值，加法器输出表示输出信号值的信号至锁相环的的反馈分频器，作为反馈分频器的反馈分频比。以实现对锁相环的压控振荡器的输出时钟的中心扩频。提高了锁相环的通用性。
-
-
-
-
-
-
-
-
-
搜索结果
11 条记录 (耗时 0.035 秒)