一种基于近似乘法的神经网络混合近似及误差补偿方法

    公开(公告)号:CN115099405B

    公开(公告)日:2024-09-17

    申请号:CN202210715089.4

    申请日:2022-06-23

    IPC分类号: G06N3/08 G06F7/523

    摘要: 本发明公开了一种基于近似乘法的神经网络混合近似及误差补偿方法,包括:获取神经网络模型所包含的所有卷积层和全连接层;调用由若干个近似乘法器组成近似乘法器数据库,作为对应的搜索空间;将搜索空间内的所有已知近似乘法器的二进制真值表加入神经网络模型的推理路径,根据神经网络模型对应的应用场景的实际需求,对神经网络模型中的卷积层和全连接层采用的精确乘法进行混合近似:逐层混合近似和逐权重混合近似;对混合近似后的神经网络模型进行误差补偿。本发明能够用最接近真实情况的方法测量近似乘法器的应用为神经网络带来的精度损失,能够更精确地指导网络友好型乘法器的设计,不仅能取得更小的精度损失,还能节约更多的硬件能耗。

    一种近似2比特乘法器和大规模乘法器

    公开(公告)号:CN113655991B

    公开(公告)日:2024-04-30

    申请号:CN202110849703.1

    申请日:2021-07-27

    IPC分类号: G06F7/53

    摘要: 本发明公开了一种近似2比特乘法器和大规模乘法器,将大规模乘法器模块化,由多个小规模乘法器构成,其中的小规模乘法器又可以进一步由2比特乘法器构成,并且每一部分的计算都是并行处理,从而提高乘法器速度。通过引入近似2比特乘法器,可以进一步降低乘法器面积和功耗,相比于精确乘法器,在第二输出端和第三输出端分别降低了41%和71%的硬件复杂度,在第四输出端能够达到100%的节省。

    一种具有强非线性响应的可重构强PUF电路及方法

    公开(公告)号:CN117935873A

    公开(公告)日:2024-04-26

    申请号:CN202410167728.7

    申请日:2024-02-06

    发明人: 王佑 宋达 刘伟强

    IPC分类号: G11C11/16

    摘要: 本发明公开了一种具有强非线性响应的可重构强PUF电路及方法,STT‑MRAM存储单元阵列用于存储数据信息“0”或“1”,奇数阵列访存晶体管对奇数位的STT‑MRAM存储单元进行访存,偶数阵列访存晶体管对偶数位的STT‑MRAM存储单元进行访存;奇数阵列激励选择晶体管用于控制奇数位的STT‑MRAM存储单元的写入信号,偶数阵列激励选择晶体管用于控制偶数位的STT‑MRAM存储单元的写入信号;阵列选择电路ASC从STT‑MRAM存储单元阵列中选择一条奇数行STT‑MRAM存储单元和一条偶数行STT‑MRAM存储单元,输入感测放大电路SA中进行阻值比较,输出比较结果。本发明使得PUF响应拥有很强的非线性,从而显著提高安全性,同时提升PUF在速度、功耗、面积等方面的性能。

    一种基于基8布斯折叠编码的平方器结构

    公开(公告)号:CN113778377B

    公开(公告)日:2024-03-29

    申请号:CN202110952585.7

    申请日:2021-08-19

    IPC分类号: G06F7/552

    摘要: 本发明公开了一种基于基8布斯折叠编码平方器结构。该平方器使用了折叠编码以简化部分积结构,并且发明了基8布斯折叠平方算法以进一步减少部分积的数量和部分积矩阵的高度。考虑到基8布斯编码的缺点,设计了近似部分积产生器来简化基8布斯折叠编码器和解码器的电路。此外,设计了两种近似加法器,通过在部分积压缩模块中引入近似加法器,以进一步降低平方器硬件资源消耗。

    一种基于基22MDC NTT结构的高性能环多项式乘法器

    公开(公告)号:CN112799634B

    公开(公告)日:2024-03-29

    申请号:CN202110060895.8

    申请日:2021-01-18

    IPC分类号: G06F7/523

    摘要: 本发明公开了一种基于基22MDC NTT结构的高性能环多项式乘法器,包括用于进行NTT变换的多路延迟转接电路;所述多路延迟转接电路为四输入输出通路结构,其由y级处理单元构成,每级处理单元均包括一个蝶形单元、多个具有不同延时周期的数据延时单元、多个用于存储NTT变换所需的旋转因子的存储单元和一个用于按照NTT算法将数据按正确时序往下传递的交换单元;本发明通过高基的NTT算法减少NTT变换的级数,在硬件实现时达到了减少时间周期以及高吞吐率的效果,同时简化控制单元。

    基于CRYSTALS-Kyber的快速数论变换电路

    公开(公告)号:CN116820397A

    公开(公告)日:2023-09-29

    申请号:CN202310594853.1

    申请日:2023-05-25

    IPC分类号: G06F7/575 G06F7/523 G06F12/14

    摘要: 本发明提供一种基于CRYSTALS‑Kyber的快速数论变换电路,其中控制单元为两个蝶形单元和四个BRAM内存提供模式控制信号,并且按照不同的工作方式,为四个BRAM内存提供读写地址;数据通过四个BRAM内存输入到蝶形单元中,通过控制单元的模式控制信号选择不同的蝶形单元模式,并且在蝶形单元中引入巴雷特约简电路,将12bit×12bit=24bit的数据重新规范到12bit的范围内,得到蝶形单元运算结果后按照快速数论变换算法的顺序写回四个BRAM内存中。本发明蝶形单元节省资源又使得其能够在高频率下运行,内存访问方式能够最大程度地发挥蝶形单元的算力,使得占用周期少。

    一种基于频率电压转换的注入锁定锁频环路及方法

    公开(公告)号:CN116155273A

    公开(公告)日:2023-05-23

    申请号:CN202310402822.1

    申请日:2023-04-17

    IPC分类号: H03L7/099 H03L7/085

    摘要: 本发明提供了一种基于频率电压转换的注入锁定锁频环路及方法,所述锁频环路包括分频器、频率电压转换器、动态比较器、D触发器、异或门和电荷泵等组件,本发明通过频率电压转换器将输入信号的频率信息转换为电压信息,通过动态比较器和D触发器识别压控振荡器输出信号与参考信号的误差,通过对动态比较器和D触发器时钟信号脉冲宽度的调节,控制锁频环路电压检测死区的范围等操作,可快速的将压控振荡器输出信号的频率锁定到参考信号频率的N倍附近。本发明锁频环路的结构相对简单,锁频方法易于实施,且功耗较低,在不影响注入锁定功能的基础上,让压控振荡器输出信号频率误差大幅减小,从而为注入锁定功能的可靠实现提供了必要条件。