-
公开(公告)号：CN118475169A
公开(公告)日：2024-08-09
申请号：CN202410585575.8
申请日：2024-05-13
Applicant: 友达光电股份有限公司
IPC: H10K59/121 , H10K59/122 , H10K59/123 , H10K59/131
Abstract: 一种像素阵列基板，包括基板、栅极驱动电路、第一导电图案、第一介电层、第二导电图案、第二介电层以及第三导电图案。第一导电图案包括第一分支时钟信号线。第一分支时钟信号线电性连接栅极驱动电路。第一导电图案位于基板与第一介电层之间。第二导电图案位于第一介电层与第二介电层之间，且包括遮蔽结构。第三导电图案位于第二介电层上，且包括第一时钟信号线以及数据线。第一分支时钟信号线电性连接第一时钟信号线至栅极驱动电路并与数据线相交。遮蔽结构位于数据线与第一分支时钟信号线之间。
-
公开(公告)号：CN115775501A
公开(公告)日：2023-03-10
申请号：CN202211551367.3
申请日：2022-12-05
Applicant: 友达光电股份有限公司
IPC: G09F9/30 , G02F1/133 , G02F1/1362 , G09G3/30
Abstract: 一种显示面板，包含像素阵列以及栅极驱动器。像素阵列的规格是X*Y个像素。像素阵列包含Y条栅极线以及多个条辅助栅极线。该些条辅助栅极线中的一部分电性耦接该Y条栅极线，并且该些条辅助栅极线中的另一部分与该些条栅极线电性隔绝。栅极驱动器中的(Y+Z)个栅极驱动电路分别对应于该些条辅助栅极线，所述Z为正整数。
-
Patent Agency Ranking
公开(公告)号：CN118015960A
公开(公告)日：2024-05-10
申请号：CN202410242954.7
申请日：2024-03-04
Applicant: 友达光电股份有限公司
IPC: G09G3/20
Abstract: 一种显示装置，包含基板、像素阵列以及第一栅极驱动电路。像素阵列形成于基板。像素阵列包含多条栅极线以及多条连接线。多条栅极线沿第一方向延伸。多条连接线沿与第一方向相异的第二方向延伸。第一栅极驱动电路包含多个第一虚设扫描驱动器以及第一起始级扫描驱动器至第一尾级扫描驱动器。多个第一虚设扫描驱动器以及第一起始级扫描驱动器至第一尾级扫描驱动器沿与第一信号传递方向相同的方向依序排列于基板。
-
公开(公告)号：CN114863864B
公开(公告)日：2025-05-09
申请号：CN202210709917.3
申请日：2022-06-22
Applicant: 友达光电股份有限公司
IPC: G09G3/20 , G09G3/32 , G09G3/3208 , G09G3/36
Abstract: 本发明公开了一种显示面板，包括像素阵列基板、对应第一显示区设置的A个第一电路软板以及对应N个第二显示区的任一者设置的(M‑A)/N个第二电路软板。像素阵列基板包括多个像素、多条数据线和多条扫描线。这些像素设置在第一显示区和N个第二显示区内，并形成沿着第一方向排列的R1个像素列和延着第二方向排列的R2个像素行。这些数据线电性连接R1个像素列。这些扫描线电性连接R2个像素行。M为N的非整数倍，且A和(M‑A)/N为正整数。这些数据线电性连接A个第一电路软板和(M‑A)个第二电路软板。这些扫描线电性独立于A个第一电路软板。
-
公开(公告)号：CN116246584A
公开(公告)日：2023-06-09
申请号：CN202310319528.4
申请日：2023-03-29
Applicant: 友达光电股份有限公司
IPC: G09G3/3266 , G09G3/36
Abstract: 本发明提供一种栅极驱动电路。栅极驱动电路包括多个驱动电路。这些驱动电路分别设置在显示区的多个边上。第n个驱动电路位于显示区的第一边上并包括多级栅极驱动器、多个栅极线以及信号总线。多级栅极驱动器沿第一边进行排列。多个栅极线分别耦接这些栅极驱动器。在显示区中，这些栅极线以第一方向延伸并具有不同的长度。信号总线耦接这些栅极驱动器。在非显示区的布局区中，信号总线线的延伸方向平行第一边的延伸方向并与多个数据线交迭。
-
公开(公告)号：CN117854417A
公开(公告)日：2024-04-09
申请号：CN202410109457.X
申请日：2024-01-25
Applicant: 友达光电股份有限公司
Abstract: 一种栅极驱动电路及应用其的显示面板，栅极驱动电路包括m组串接电路，每一该串接电路包括前a个位移暂存器以及后b个位移暂存器，其中第1组串接电路的前a个位移暂存器以及后b个位移暂存器分别接收由一第一方向入力的第一组HC时钟信号及第二组HC时钟信号，第m组串接电路的前a个位移暂存器以及后b个位移暂存器分别接收由第二方向入力的第一组HC时钟信号及第二组HC时钟信号，其中该第一方向与该第二方向相反。
-
公开(公告)号：CN114863864A
公开(公告)日：2022-08-05
申请号：CN202210709917.3
申请日：2022-06-22
Applicant: 友达光电股份有限公司
IPC: G09G3/20 , G09G3/32 , G09G3/3208 , G09G3/36
Abstract: 本发明公开了一种显示面板，包括像素阵列基板、对应第一显示区设置的A个第一电路软板以及对应N个第二显示区的任一者设置的(M‑A)/N个第二电路软板。像素阵列基板包括多个像素、多条数据线和多条扫描线。这些像素设置在第一显示区和N个第二显示区内，并形成沿着第一方向排列的R1个像素列和延着第二方向排列的R2个像素行。这些数据线电性连接R1个像素列。这些扫描线电性连接R2个像素行。M为N的非整数倍，且A和(M‑A)/N为正整数。这些数据线电性连接A个第一电路软板和(M‑A)个第二电路软板。这些扫描线电性独立于A个第一电路软板。
-
-
-
-
-
-
Search Results
7
records
(took 0.023 seconds)
