-
公开(公告)号：CN105742225B
公开(公告)日：2019-09-24
申请号：CN201510788330.6
申请日：2015-11-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/762
Abstract: 一种半导体结构包括半导体衬底、第一有源区、第二有源区、第一沟槽、至少一个凸起部分以及第一电介质。第一有源区位于半导体衬底中。第二有源区位于半导体衬底中。第一沟槽位于半导体衬底中并将第一有源区和第二有源区彼此分离。凸起部分从半导体衬底凸出并且设置在第一沟槽中。第一电介质位于第一沟槽中并且覆盖凸起部分。本发明还提供了用于形成半导体结构的方法。
-
Patent Agency Ranking
公开(公告)号：CN113053877B
公开(公告)日：2025-03-21
申请号：CN202011563976.1
申请日：2020-12-25
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开的各种实施例涉及一种包含邻接沟槽电容器的柱结构的集成电路(IC)。衬底具有定义沟槽的多个侧壁。沟槽延伸到衬底的前侧表面中。沟槽电容器包含多个电容器电极层和多个电容器介电层，多个电容器电极层和多个电容器介电层分别衬于沟槽且定义衬底内的空腔。柱结构设置于衬底内。柱结构具有第一宽度和小于第一宽度的第二宽度。第一宽度与衬底的前侧表面对准，且第二宽度与设置在前侧表面之下的第一点对准。
-
公开(公告)号：CN105742225A
公开(公告)日：2016-07-06
申请号：CN201510788330.6
申请日：2015-11-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/762
Abstract: 一种半导体结构包括半导体衬底、第一有源区、第二有源区、第一沟槽、至少一个凸起部分以及第一电介质。第一有源区位于半导体衬底中。第二有源区位于半导体衬底中。第一沟槽位于半导体衬底中并将第一有源区和第二有源区彼此分离。凸起部分从半导体衬底凸出并且设置在第一沟槽中。第一电介质位于第一沟槽中并且覆盖凸起部分。本发明还提供了用于形成半导体结构的方法。
-
公开(公告)号：CN119072226A
公开(公告)日：2024-12-03
申请号：CN202410950372.4
申请日：2024-07-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H10N97/00
Abstract: 本发明提供一种实施例提供了用于包括具有合并区的沟渠电容结构的集成电路装置的技术和装置。填充合并区的材料不同于沟渠电容结构的电极层中所包括的材料。此外，填充合并区的材料包括热膨胀系数和弹性模量，其与沟渠电容结构的架构相结合，相对于另一具有沟渠电容结构的集成电路装置，该沟渠电容结构包括相同材料的合并区和电极层，减少集成电路装置内的热应力和/或应变。
-
公开(公告)号：CN113053877A
公开(公告)日：2021-06-29
申请号：CN202011563976.1
申请日：2020-12-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/08 , H01L21/822 , H01L27/108 , H01L21/8242
Abstract: 本公开的各种实施例涉及一种包含邻接沟槽电容器的柱结构的集成电路(IC)。衬底具有定义沟槽的多个侧壁。沟槽延伸到衬底的前侧表面中。沟槽电容器包含多个电容器电极层和多个电容器介电层，多个电容器电极层和多个电容器介电层分别衬于沟槽且定义衬底内的空腔。柱结构设置于衬底内。柱结构具有第一宽度和小于第一宽度的第二宽度。第一宽度与衬底的前侧表面对准，且第二宽度与设置在前侧表面之下的第一点对准。
-
公开(公告)号：CN220873578U
公开(公告)日：2024-04-30
申请号：CN202321568308.7
申请日：2023-06-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/64
Abstract: 本申请的各种实施例是有关于一种集成芯片。所述集成芯片包括上覆于基底上的沟道电容器。沟道电容器包括多个电容器电极结构、多个翘曲减小结构及多个电容器介电结构。所述多个电容器电极结构、所述多个翘曲减小结构与所述多个电容器介电结构交替地堆栈且界定在垂直方向上延伸至基底中的沟道段。所述多个电容器电极结构包含金属组分及氮组分。所述多个翘曲减小结构包含金属组分、氮组分及氧组分。
-
-
-
-
-
Search Results
6
records
(took 0.023 seconds)
