公开(公告)号：CN113284876A

公开(公告)日：2021-08-20

申请号：CN202110184546.7

申请日：2021-02-10

申请人： 台湾积体电路制造股份有限公司

发明人： 李回 ,  黄柏翔 ,  黄文社 ,  王仁宏 ,  宋述仁 ,  纪志坚 ,  李佩璇

IPC分类号： H01L23/528 ,  H01L23/532 ,  H01L21/768

摘要： 本文公开了沿接触蚀刻停止层(CESL)和互连件之间的界面表现出减少的铜空位累积的互连结构以及制造方法。方法包括：在介电层中形成铜互连件；以及在铜互连件和介电层上方沉积金属氮化物CESL。金属氮化物CESL和铜互连件之间的界面具有第一表面氮浓度、第一氮浓度和/或第一数量的氮‑氮结合。实施氮等离子体处理以修改金属氮化物CESL和铜互连件之间的界面。氮等离子体处理将第一表面氮浓度增大至第二表面氮浓度，将第一氮浓度增大至第二氮浓度和/或将第一数量的氮‑氮结合增大至第二数量的氮‑氮结合，它们的每个可以最小化界面处铜空位的累积。

公开(公告)号：CN114883248A

公开(公告)日：2022-08-09

申请号：CN202210118529.8

申请日：2022-02-08

申请人： 台湾积体电路制造股份有限公司

发明人： 黄耀德 ,  詹宏伟 ,  郑咏世 ,  杨景峰 ,  李回

IPC分类号： H01L21/768 ,  H01L23/522 ,  H01L23/528

摘要： 本发明提供半导体装置及半导体装置的制造方法。本发明的制造方法包括在装置晶圆上方形成互连结构。此装置晶圆包括第一集成电路、半导体基板、以及重布线结构。此方法还包括在互连结构的最顶部介电层中形成金属化层及具有阶梯图案密度(stepped pattern density)的一组虚置插入(dummy insertion)结构。这组虚置插入结构及金属化层与介电层一起平坦化。此方法还包括在这组虚置插入结构、金属化层、及介电层的上方形成第一接合层。此方法还包括将载体晶圆接合到第一接合层，形成穿过半导体基板的开口，以及在开口中形成导电通孔并电耦合至重布线结构。