半导体器件及其形成方法
    1.
    发明公开

    公开(公告)号:CN113451200A

    公开(公告)日:2021-09-28

    申请号:CN202110177752.5

    申请日:2021-02-09

    Inventor: 黄耀德 郑咏世

    Abstract: 本发明的实施例公开了一种形成半导体器件的方法,包括:形成具有第一开口的第一电极层,其中,第一开口具有第一横向尺寸;在第一电极层上方形成第一电容器绝缘体;以及在第二电容器层上方形成第二电极层,其中,第二电极层具有第二开口。第一开口在第二开口的正下方。第二开口具有大于第一横向尺寸的第二横向尺寸。该方法还包括:在第二电极层上方沉积介电层;以及形成接触开口,该接触开口包括具有第一开口的第一部分和具有第二开口的第二部分。在接触开口中形成导电插塞。本发明的实施例公开了一种半导体器件。

    用于形成晶圆密封环的方法

    公开(公告)号:CN110071083A

    公开(公告)日:2019-07-30

    申请号:CN201910115849.6

    申请日:2013-09-03

    Abstract: 本发明公开的一种方法包括可以在晶圆上形成晶圆密封环,该晶圆密封环具有带图案密度的图案结构。晶圆密封环图案结构可以包括具有宽度和间隔约等于晶圆上管芯接合环的宽度和间隔的多条线。具有形成在其上的晶圆密封环的晶圆可以接合至不具有晶圆密封环的晶圆。一对晶圆可以形成为具有以相应的方式形成的对应晶圆密封环。可以将该对晶圆接合在一起并且具有对准并接合在一起的晶圆密封环以在接合的晶圆之间形成密封环结构。

    半导体装置的制造方法
    6.
    发明公开

    公开(公告)号:CN114883248A

    公开(公告)日:2022-08-09

    申请号:CN202210118529.8

    申请日:2022-02-08

    Abstract: 本发明提供半导体装置及半导体装置的制造方法。本发明的制造方法包括在装置晶圆上方形成互连结构。此装置晶圆包括第一集成电路、半导体基板、以及重布线结构。此方法还包括在互连结构的最顶部介电层中形成金属化层及具有阶梯图案密度(stepped pattern density)的一组虚置插入(dummy insertion)结构。这组虚置插入结构及金属化层与介电层一起平坦化。此方法还包括在这组虚置插入结构、金属化层、及介电层的上方形成第一接合层。此方法还包括将载体晶圆接合到第一接合层,形成穿过半导体基板的开口,以及在开口中形成导电通孔并电耦合至重布线结构。

    半导体装置的制造方法
    7.
    发明公开

    公开(公告)号:CN114864545A

    公开(公告)日:2022-08-05

    申请号:CN202210112337.6

    申请日:2022-01-29

    Abstract: 在实施例中,半导体装置的制造方法包括执行第一等离子体沉积以在第一集成电路装置的第一侧上方形成缓冲层。第一集成电路装置包括第一基底以及第一内连线结构。此方法亦包括执行第二等离子体沉积以在缓冲层上方形成第一接合层,其中在第二等离子体沉积期间施加的等离子体功率大于在第一等离子体沉积期间施加的等离子体功率。此方法还包括将第一接合层平坦化,在第二基底上方形成第二接合层,将第二接合层压至第一接合层上,且移除第一基底。

    集成麦克风的结构和方法

    公开(公告)号:CN104053082B

    公开(公告)日:2017-12-19

    申请号:CN201310686811.7

    申请日:2013-12-13

    Abstract: 本发明提供一种集成麦克风结构的一个实施例。集成麦克风结构包括:图案化为第一板的第一硅衬底;形成在第一硅衬底的一侧面上的氧化硅层;第二硅衬底以及膜件,其中,第二硅衬底通过氧化硅层接合至第一衬底,从而使氧化硅层夹在第一和第二硅衬底之间,膜件固定在氧化硅层上且设置在第一和第二硅衬底之间,其中,第一板和膜件被配置为形成电容麦克风。本发明还公开了集成麦克风的结构和方法。

    半导体装置的制造方法
    10.
    发明公开

    公开(公告)号:CN113451166A

    公开(公告)日:2021-09-28

    申请号:CN202110362815.4

    申请日:2021-04-02

    Inventor: 黄耀德 钟良佐

    Abstract: 提出一种半导体装置的制造方法。本文描述了测试垫结构及测试垫的形成方法。一种用于形成测试垫的方法,包括:形成装置元件于基板上方;沉积介电层于装置元件及基板上方;以及蚀刻开口于介电层中至第一深度。一旦形成开口,沉积导电材料于开口中,随后化学机械平坦化,以形成测试垫的第一栅格部件及面板区,第一栅格部件从面板区纵向延伸至测试垫的周边。一旦形成,可在装置元件的晶圆接受度测试(wafer acceptance test,WAT)及/或制程控制监视(process control monitoring,PCM)测试期间使用探针来接触测试垫的面板区。

Patent Agency Ranking