-
公开(公告)号：CN118763057A
公开(公告)日：2024-10-11
申请号：CN202311615161.7
申请日：2023-11-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L23/544 , H01L27/088
Abstract: 本公开涉及具有图案叠加以用于辅助叠加信号和准确度的集成电路。一种集成电路，包括器件区域和叠加标记区域。器件区域包括晶体管的多个堆叠沟道、晶体管的源极/漏极区域、源极/漏极区域上的第一材料的源极/漏极接触部、以及与源极/漏极接触部接触的第二材料的导电过孔。叠加标记区域包括第一材料的第一金属结构的第一衍射光栅和第二材料的第二金属结构的第一衍射光栅，该第二金属结构在第一金属结构之上并且相对于第一金属结构偏移。
Search Results
1
records
(took 0.025 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
