公开(公告)号：CN109427604A

公开(公告)日：2019-03-05

申请号：CN201810768975.7

申请日：2018-07-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 游大庆 ,  高振颜 ,  张书豪 ,  徐源甫 ,  陈奕豪 ,  黄得智 ,  王士哲

IPC: H01L21/66

Abstract: 本公开的实施例涉及缺陷检验的方法。在图案部件形成于结构层中之后，填充具有与结构层不同的光学性质的虚设填充材于图案部件中。图案部件中的材料与结构层之间不同的光学性质增加了通过检验工具所捕捉的影像中的对比度，因而增加了缺陷捕捉率。

公开(公告)号：CN119310806A

公开(公告)日：2025-01-14

申请号：CN202411302076.X

申请日：2024-09-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 廖浩竹 ,  徐玮泽 ,  高振颜

IPC: G03F7/20 ,  H01L23/544 ,  G03F9/00

Abstract: 本发明的实施例提供了一种半导体器件，包括具有多个芯片区域的衬底。在一些实施例中，半导体器件还包括介于多个芯片区域之间的多条划线。在一些实例中，半导体器件还包括分布在多条划线内的第一多个对准标记区域。在一些实施例中，半导体器件还包括分布在多个芯片区域中的每一个内的第二多个对准标记区域。本发明的实施例提供了一种集成电路IC制造系统。本发明的实施例还提供了一种光刻方法。

公开(公告)号：CN118763057A

公开(公告)日：2024-10-11

申请号：CN202311615161.7

申请日：2023-11-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 唐沛升 ,  高振颜 ,  杨政勋

IPC: H01L21/8234 ,  H01L23/544 ,  H01L27/088

Abstract: 本公开涉及具有图案叠加以用于辅助叠加信号和准确度的集成电路。一种集成电路，包括器件区域和叠加标记区域。器件区域包括晶体管的多个堆叠沟道、晶体管的源极/漏极区域、源极/漏极区域上的第一材料的源极/漏极接触部、以及与源极/漏极接触部接触的第二材料的导电过孔。叠加标记区域包括第一材料的第一金属结构的第一衍射光栅和第二材料的第二金属结构的第一衍射光栅，该第二金属结构在第一金属结构之上并且相对于第一金属结构偏移。

公开(公告)号：CN109427604B

公开(公告)日：2021-03-02

申请号：CN201810768975.7

申请日：2018-07-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 游大庆 ,  高振颜 ,  张书豪 ,  徐源甫 ,  陈奕豪 ,  黄得智 ,  王士哲

IPC: H01L21/66

Abstract: 本公开的实施例涉及缺陷检验的方法。在图案部件形成于结构层中之后，填充具有与结构层不同的光学性质的虚设填充材于图案部件中。图案部件中的材料与结构层之间不同的光学性质增加了通过检验工具所捕捉的影像中的对比度，因而增加了缺陷捕捉率。