公开(公告)号：CN100353554C

公开(公告)日：2007-12-05

申请号：CN200410074148.6

申请日：2004-09-03

申请人： 台湾积体电路制造股份有限公司

发明人： 萧庆和 ,  吴志宏 ,  阙国勋

IPC分类号： H01L27/092 ,  H01L21/82

CPC分类号： H01L27/11807

摘要： 本发明提供一种标准元件单元反偏压架构。该结构包括一个CMOS元件单元，该CMOS元件单元至少包括第一和第二CMOS晶体管，该第一和第二CMOS晶体管分别有位于第一和第二阱中的第一和第二晶体管掺杂区。其中，每个晶体管掺杂区分别用一个对应的电源电位或接地电位施以偏压。本发明的一个实施例中还包括一个分接单元，该分接单元分别有位于第一和第二阱中的第一和第二分接单元掺杂区。其中，每个分接单元掺杂区分别用一个不同于电源电位和接地电位的电位施以偏压。本发明提供的标准元件单元反偏压架构，能够有效降低待命漏电功耗，从而提高元件的性能。

公开(公告)号：CN1591869A

公开(公告)日：2005-03-09

申请号：CN200410074148.6

申请日：2004-09-03

申请人： 台湾积体电路制造股份有限公司

发明人： 萧庆和 ,  吴志宏 ,  阙国勋

IPC分类号： H01L27/092 ,  H01L21/82

CPC分类号： H01L27/11807

摘要： 本发明提供一种标准元件单元反偏压架构。该结构包括一个CMOS元件单元，该CMOS元件单元至少包括第一和第二CMOS晶体管，该第一和第二CMOS晶体管分别有位于第一和第二阱中的第一和第二晶体管掺杂区。其中，每个晶体管掺杂区分别用一个对应的电源电位或接地电位施以偏压。本发明的一个实施例中还包括一个分接单元，该分接单元分别有位于第一和第二阱中的第一和第二分接单元掺杂区。其中，每个分接单元掺杂区分别用一个不同于电源电位和接地电位的电位施以偏压。本发明提供的标准元件单元反偏压架构，能够有效降低待命漏电功耗，从而提高元件的性能。

公开(公告)号：CN2736921Y

公开(公告)日：2005-10-26

申请号：CN200420093326.5

申请日：2004-09-03

申请人： 台湾积体电路制造股份有限公司

发明人： 萧庆和 ,  吴志宏 ,  阙国勋

IPC分类号： H01L21/82 ,  H01L21/8238 ,  H01L27/092

CPC分类号： H01L27/11807

摘要： 本实用新型提供一种标准元件单元反偏压架构。该结构包括一个CMOS元件单元，该CMOS元件单元至少包括第一和第二CMOS晶体管，该第一和第二CMOS晶体管分别有位于第一和第二阱中的第一和第二晶体管掺杂区。其中，每个晶体管掺杂区分别用一个对应的电源电位或接地电位施以偏压。本实用新型的一个实施例中还包括一个分接单元，该分接单元分别有位于第一和第二阱中的第一和第二分接单元掺杂区。其中，每个分接单元掺杂区分别用一个不同于电源电位和接地电位的电位施以偏压。本实用新型提供的标准元件单元反偏压架构，能够有效降低待命漏电功耗，从而提高元件的性能。