公开(公告)号：CN118675594A

公开(公告)日：2024-09-20

申请号：CN202410684179.0

申请日：2024-05-29

申请人： 合肥京东方卓印科技有限公司 ,  京东方科技集团股份有限公司

发明人： 冯雪欢 ,  李根 ,  杨姮 ,  李伟 ,  熊小强 ,  李永谦 ,  黄应龙

IPC分类号： G11C19/28 ,  G09G3/3208 ,  G09G3/3266

摘要： 本公开提供一种移位寄存器、扫描驱动电路和显示装置。本公开的移位寄存器，其包括输入子电路、第一控制子电路、第二控制子电路和输出子电路；输入子电路被配置为响应于第一时钟信号，利用输入信号控制第一节点的电位；第一控制子电路被配置为响应于输入信号，利用第一电源信号控制第二节点的电位；第二控制子电路被配置为响应于第二节点的电位，利用第一时钟信号控制第三节点的电位；或者响应于第一节点的电位，利用第一电源信号控制第三节点的电位；输出子电路被配置为响应于第一节点的电位，将第二电源信号通过第一信号输出端输出，或者响应于第三节点的电位，将第三电源信号通过第一信号输出端输出；输出子电路包括至少一个双栅极晶体管。

公开(公告)号：CN118401993A

公开(公告)日：2024-07-26

申请号：CN202280004579.1

申请日：2022-11-24

申请人： 京东方科技集团股份有限公司 ,  合肥京东方卓印科技有限公司

发明人： 冯雪欢 ,  艾雨

IPC分类号： G09G3/34

摘要： 提供了一种扫描电路。扫描电路包括随机寻址电路和多个扫描单元。随机寻址电路被配置为接收2k个控制信号，并且被配置为基于2k个控制信号选择用于输出信号的至少一个扫描单元。多个扫描单元包括多个扫描单元组。多个扫描单元组中的各个扫描单元组包括m个扫描单元，并且被配置为接收n个时钟信号。各个扫描单元组中的m个扫描单元中的各个扫描单元被配置为接收n’个时钟信号，n’＜n，n’和n是正整数。m个扫描单元中，至少有两个扫描单元被配置为接收时钟信号的不同组合。

公开(公告)号：CN118262667A

公开(公告)日：2024-06-28

申请号：CN202410504741.7

申请日：2024-04-24

申请人： 合肥京东方卓印科技有限公司 ,  京东方科技集团股份有限公司

发明人： 冯雪欢 ,  李永谦

IPC分类号： G09G3/3208 ,  G09G3/3266

摘要： 本发明提供一种像素电路、驱动方法和显示装置。像素电路，包括发光元件、驱动电路、外部补偿控制电路、控制电路和数据写入电路；所述像素电路的显示周期包括先后设置的第一有效电平阶段和第二有效电平阶段，以及，设置于所述第一有效电平阶段和所述第二有效电平阶段之间的第三有效电平阶段；控制电路在第三有效电平阶段，将偏压电压信号写入第一节点；数据写入电路在第一有效电平阶段和第二有效电平阶段，在第三扫描信号的控制下，控制数据线与控制节点之间连通。本发明改善驱动电路包括的驱动晶体管的迟滞现象。

公开(公告)号：CN118155561A

公开(公告)日：2024-06-07

申请号：CN202410467660.4

申请日：2024-04-18

申请人： 合肥京东方卓印科技有限公司 ,  京东方科技集团股份有限公司

发明人： 冯雪欢 ,  李永谦

IPC分类号： G09G3/3208

摘要： 本申请公开一种像素电路、驱动方法、显示面板及显示装置，涉及显示技术领域，像素电路包括：驱动晶体管，驱动晶体管用于驱动发光器件；第一发光控制单元，一端与第一恒定电压端电连接，另一端与驱动晶体管通过第一节点电连接，用于在第一发光控制信号的作用下，控制第一恒定电压端与第一节点之间的导通或截止；第一电荷存储单元，一端与第一节点电连接，另一端通过第二节点与驱动晶体管电连接；数据写入补偿单元，与驱动晶体管通过第三节点电连接，数据写入补偿单元用于在第一驱动信号的作用下，将数据电压信号写入第三节点；第一充电单元，第一充电单元与第二节点电连接，第一充电单元用于在第二驱动信号的作用下，将第一初始电压信号写入第二节点。

公开(公告)号：CN118103901A

公开(公告)日：2024-05-28

申请号：CN202280002451.1

申请日：2022-07-29

申请人： 京东方科技集团股份有限公司 ,  合肥京东方卓印科技有限公司

发明人： 冯雪欢 ,  徐攀 ,  李永谦

IPC分类号： G09G3/20

摘要： 一种驱动信号生成电路、方法、模组和显示装置。驱动信号生成电路包括第一节点生成电路(11)、第二节点生成电路(12)、第三节点生成电路(13)、第一控制节点控制电路(14)、第二控制节点控制电路(15)和输出电路(16)；第二控制节点控制电路(15)在第二节点(pre_QB)的电位的控制下，控制第二控制节点(QB)与第一时钟信号端(CKB)之间连通，并根据第二节点(pre_QB)的电位控制第二控制节点(QB)的电位；输出电路(16)在第一控制节点(Q)的电位和第二控制节点(QB)的电位的控制下，通过驱动信号输出端(OT)输出相应的驱动信号。能够防止晶体管的特性长时间正向漂移而导致电路失效。

公开(公告)号：CN114930436B

公开(公告)日：2024-05-28

申请号：CN202080002432.X

申请日：2020-10-23

申请人： 京东方科技集团股份有限公司 ,  合肥京东方卓印科技有限公司

发明人： 冯雪欢 ,  李永谦

IPC分类号： G09G3/20 ,  G11C19/28 ,  H01L27/12

摘要： 一种显示面板(1)及显示装置，显示面板(1)包括：设置在衬底基板上且位于显示区(10)的多行亚像素(P)，每个亚像素(P)包括一个像素驱动电路(12)和与像素驱动电路(12)耦接的发光器件(D)；设置在衬底基板上的栅极驱动电路，栅极驱动电路(13)包括多个级联的移位寄存器(130)和多条控制信号线(132)，一个移位寄存器(130)与至少一行亚像素(P)中的多个像素驱动电路(12)以及多条控制信号线(132)中的至少一部分耦接，移位寄存器(130)用于在与其耦接的各条控制信号线(132)的控制下向多个像素驱动电路(12)提供栅极驱动信号；其中，移位寄存器(130)包括多个第一薄膜晶体管(1310)，多个第一薄膜晶体管(1310)被划分为多个第一薄膜晶体管组(131)，且至少一个第一薄膜晶体管组(131)位于显示区(10)且分布在同一行亚像素(P)中的相邻亚像素(P)之间。

公开(公告)号：CN117995113A

公开(公告)日：2024-05-07

申请号：CN202211352487.0

申请日：2022-10-31

申请人： 合肥京东方卓印科技有限公司 ,  京东方科技集团股份有限公司

发明人： 冯雪欢 ,  李光宇

IPC分类号： G09G3/3225

摘要： 本发明涉及一种显示面板及其控制方法、显示装置。显示面板具有显示区和位于显示区外围的非显示区，包括位于非显示区的多个虚拟像素以及虚拟驱动电路。虚拟像素内具有虚拟像素驱动电路；虚拟驱动电路至少在点灯测试阶段能够与虚拟像素驱动电路连接，并能够驱动虚拟像素驱动电路工作，以使得虚拟像素在点灯测试阶段发光，在显示阶段不发光或一直处于长暗状态。上述显示面板，通过设置虚拟像素及与虚拟像素对应的虚拟驱动电路，以使得虚拟像素在点灯测试阶段发光，在显示阶段不发光或一直处于长暗状态，从而在点灯测试阶段通过虚拟像素的发光，消耗电路区制作过程残留的水汽，能很好地避免残留水汽向内蔓延而造成有效像素失效，提高显示面板的良率。

公开(公告)号：CN117918005A

公开(公告)日：2024-04-23

申请号：CN202280002764.7

申请日：2022-08-22

申请人： 京东方科技集团股份有限公司 ,  合肥京东方卓印科技有限公司

发明人： 冯雪欢 ,  李永谦

IPC分类号： G02F1/1333 ,  H01L27/12

摘要： 本公开实施例提供了一种阵列基板、显示面板及显示装置，包括：栅极驱动电路，位于衬底基板的非显示区；多个显示用焊盘，位于衬底基板的绑定区，且多个显示用焊盘与栅极驱动电路分别位于所衬底基板的相邻边侧；沿栅极驱动电路一侧指向与栅极驱动电路相对一侧的第一方向上，多个显示用焊盘包括依次排列的栅极驱动信号焊盘、数据信号焊盘和电压信号焊盘；多条栅极连接走线，位于衬底基板的非显示区，栅极连接走线的数量大于栅极驱动信号焊盘的数量；其中，各栅极连接走线的第一端均与栅极驱动电路电连接，一部分栅极连接走线的第二端与栅极驱动信号焊盘电连接，另一部分栅极连接走线的第二端与电压信号焊盘电连接。

公开(公告)号：CN113366644B

公开(公告)日：2024-04-09

申请号：CN201980002697.7

申请日：2019-11-29

申请人： 京东方科技集团股份有限公司 ,  合肥京东方卓印科技有限公司

发明人： 吴仲远 ,  李永谦 ,  袁粲 ,  李蒙 ,  袁志东 ,  冯雪欢 ,  刘烺 ,  张大成

IPC分类号： H10K59/12 ,  H10K59/121 ,  H10K59/131 ,  H10K71/00

摘要： 一种阵列基板及其制作方法、显示面板，该阵列基板中：基板(101)设置有第一晶体管(T1)和第二晶体管(T2)，第一晶体管(T1)的第一极(5)与第二晶体管(T2)的栅极(3)电连接；导电层(1)设置于基板(101)上，包括沿第一方向(X)依次连接的第一导体部(11)、第一半导体部(12)、第二导体部(13)；第一栅极绝缘层(21)设置于导电层(1)背离基板(101)的一侧，第一栅极层(3)设置于第一栅极绝缘层(21)背离基板(101)的一侧，形成第二晶体管(T2)的栅极(3)；介电层(4)设置于基板(101)上以覆盖部分第一导体部(11)、部分第二导体部(12)及部分第一栅极层(3)，且介电层(4)上设置的第一过孔(41)在基板(101)上的正投影与至少部分第一导体部(11)、至少部分第二导体部(13)以及第一栅极层(3)在基板(101)上的正投影重叠；第一源/漏层(5)设置于介电层(4)背离基板(101)的一侧，且覆盖第一过孔(41)。

公开(公告)号：CN117678006A

公开(公告)日：2024-03-08

申请号：CN202280001388.X

申请日：2022-05-24

申请人： 京东方科技集团股份有限公司 ,  合肥京东方卓印科技有限公司

发明人： 冯雪欢 ,  张大成

IPC分类号： G09G3/3208 ,  G11C19/28

摘要： 一种移位寄存器单元，包括：感测控制电路(1)，与感测信号输入端(INPUT2)、随机信号输入端(OE)、感测控制节点(H)连接，配置为响应于随机信号输入端(OE)所提供有效电平信号的控制将感测信号输入端(INPUT2)所提供信号写入至感测控制节点(H)；第一感测输入电路(2)，与时钟控制信号输入端(CLKA)、感测控制节点(H)、第一上拉节点(PU1)连接，第一感测输入电路(2)配置为仅响应于感测控制节点(H)处有效电平信号的控制将时钟控制信号输入端(CLKA)所提供信号写入至第一上拉节点(PU1)；第一驱动输出电路(5)，与第一上拉节点(PU1)、第一驱动时钟信号输入端(CLKE)、第一驱动信号输出端(OUT2)连接，配置为响应于第一上拉节点(PU1)处有效电平信号的控制将第一驱动时钟信号输入端(CLKE)所提供信号写入至第一驱动信号输出端(OUT2)。