-
公开(公告)号：CN112291028A
公开(公告)日：2021-01-29
申请号：CN202011172892.5
申请日：2020-10-28
申请人： 合肥富煌君达高科信息技术有限公司
摘要： 本发明公开了一种基于预设时间精度要求的时钟驯服方法及装置，包括获取标准时钟系统的第一时钟脉冲信号和待驯服时钟系统的第二时钟脉冲信号，获取在预设时间周期内第二脉冲信号个数的理论值和实际值的误差，并在下一预设时间周期内均匀补偿计数；基于脉冲计数修正后的第二脉冲信号进行计时，获取时间精度量级为A3的第三时钟脉冲信号；将标准时钟系统的时间结合第三时钟脉冲信号获取A3精度级的标准时间。本发明实现基于时间精度低准确性高的时钟系统将时间精度高准确性低的待驯服时钟系统驯服为时间精度较高的准确性高的时钟系统，且可满足不同预设驯服时间精度要求。
-
公开(公告)号：CN112291028B
公开(公告)日：2021-09-10
申请号：CN202011172892.5
申请日：2020-10-28
申请人： 合肥富煌君达高科信息技术有限公司
摘要： 本发明公开了一种时钟驯服方法、装置及应用该方法的高速相机，该方法包括获取标准时钟系统的第一时钟脉冲信号和待驯服时钟系统的第二时钟脉冲信号，获取在预设时间周期内第二脉冲信号个数的理论值和实际值的误差，并在下一预设时间周期内均匀补偿计数；基于脉冲计数修正后的第二脉冲信号进行计时，获取时间精度量级为A3的第三时钟脉冲信号；将标准时钟系统的时间结合第三时钟脉冲信号获取A3精度级的标准时间。本发明实现基于时间精度低准确性高的时钟系统将时间精度高准确性低的待驯服时钟系统驯服为时间精度较高的准确性高的时钟系统，且可满足不同预设驯服时间精度要求。
-
公开(公告)号：CN112732619A
公开(公告)日：2021-04-30
申请号：CN202110031623.5
申请日：2021-01-11
申请人： 合肥富煌君达高科信息技术有限公司
摘要： 本发明公开了一种高速LVDS接口通信训练方法及装置，训练过程在进行字对齐之前，先获取具有最大的时序裕量的第二端采样时钟相位，获取方法包括：以采样值稳定的第二端采样时钟相位作为候选采样时钟相位，以同一稳定采样值出现次数最多的稳定采样值对应的多个第二端采样时钟相位组成的连续相位区间作为第二端采样时钟的最佳采样窗口，以最佳采样窗口的相位中值作为具有最大的时序裕量的第二端采样时钟相位。本发明通过在训练阶段找到可以稳定采样的最佳采样区间以及最佳采样区间中的最佳采样相位，在采样点位置左右留下最大的晃动区间，用来抵御工作环境发生变化带来的采样窗口的变化，从而在最大程度上提高采样的稳定性和正确性。
-
公开(公告)号：CN112526904A
公开(公告)日：2021-03-19
申请号：CN202011349198.6
申请日：2020-11-26
申请人： 合肥富煌君达高科信息技术有限公司
IPC分类号： G05B19/042
摘要： 本发明公开了一种含有FPGA的电子产品电路的工作模式切换控制方法，包括:在电子产品电路运行参数小于第一工作模式运行所需第一预设值的情况下，在FPGA上电后，切换到第二工作模式，所述第二工作模式用于基于FPGA配置电路修正所述运行参数数值；在运行参数修正至第一预设值时切换至第一工作模式；所述第二工作模式下，FPGA配置电路执行工作方法。本发明基于对运行参数的判断，在未达到进入第一工作模式的条件时，先通过切换到第二工作模式对运行参数进行修正直至能够达到进入第一工作模式的条件，再以第一工作模式进行工作，实现了对于第一工作模式启动的辅助作用，避免运行参数对第一工作模式的影响。
-
公开(公告)号：CN115037889A
公开(公告)日：2022-09-09
申请号：CN202210634706.8
申请日：2022-06-06
申请人： 合肥富煌君达高科信息技术有限公司
摘要： 本发明公开了一种扩展图像传感器动态范围的方法，属于图像传感器技术领域，具体方法包括：获取图像传感器设备信息，根据获取的图像传感器设备信息在图像传感器前方增加一个液晶覆盖层；液晶覆盖层通过显示接口单独控制每个点的透光率，对照射在图像传感器上的光进行按需衰减，主控器接收到衰减后的图像时，对图像进行整体去均衡操作，得到动态范围扩展后的图像；本发明装置简单可靠，可对已有相机系统进行升级，提升其性能；可以对市面现有图像传感器进行低成本改造，就可以大幅度提高图像传感器输入的最大光强，提高其动态范围；本发明可单帧输出HDR图像，无需进行多帧合成，无需降低帧率，不会产生模糊拖影等现象。
-
公开(公告)号：CN113094206A
公开(公告)日：2021-07-09
申请号：CN202110401592.8
申请日：2021-04-14
申请人： 合肥富煌君达高科信息技术有限公司
摘要： 本发明公开了一种基于纠错的高速数据存取方法及装置，该方法包括：写数据时：将所有原始数据根据一个存储单元大小进行分组，获取第一预设数量组原始数据作为一段，对于一段原始数据，从每一组抽取一位形成一组待编码数据，基于一组待编码数据生成一组纠错编码数据，直至每一组原始数据的所有位均进行纠错编码过程；将一组待编码数据和对应的一组纠错编码数据逐位写入第三数量的逻辑单元中，每个逻辑单元写入一位数据。本发明实现在确保数据吞吐量的同时利用存储阵列编码对单个存储单元出现的异常错误进行纠正，避免因单个存储单元异常导致的数据错误，提高系统可靠性。
-
公开(公告)号：CN213843911U
公开(公告)日：2021-07-30
申请号：CN202022777946.2
申请日：2020-11-26
申请人： 合肥富煌君达高科信息技术有限公司
IPC分类号： G05D23/19 , G05B19/042 , H05K7/20
摘要： 本实用新型公开了一种电子产品电路正常运行辅助电路，所述辅助电路基于FPGA编程实现，包括:多个温度源电路；温度源电路工作状态控制电路；温度源电路运行个数控制电路；比较器电路，其输入端接收FPGA自身实时温度值和预设阈值，进行大小比较；FPGA恒温控制电路；基于这些电路实现了在电子产品电路正常运行之前，对整个电子产品电路的温度提高，避免了低温对于电子产品电路正常启动的影响，且对于使用了FPGA的电子产品电路，不需要在产品正常功能的基础上增加额外的加热模块对电子产品电路进行加热，避免对产品的外观、重量、功耗等带来影响。
-
-
-
-
-
-
搜索结果
7 条记录 (耗时 0.03 秒)
