公开(公告)号：CN116522296A

公开(公告)日：2023-08-01

申请号：CN202310356927.8

申请日：2023-04-06

申请人： 合肥工业大学

发明人： 鲁迎春 ,  查文峰 ,  杨世豪 ,  谢锦浩 ,  范苏敏 ,  黄正峰 ,  王北辰

IPC分类号： G06F21/14 ,  G06N20/00 ,  G06F21/72

摘要： 本发明涉及CRP混淆技术领域，公开了一种面向强PUF的抗机器学习CRP混淆方法，包括一种面向强PUF的抗机器学习CRP混淆的系统，包括ROPUF电路、与ROPUF电路连接的ArbiterPUF电路和激励混淆模块，激励混淆模块连接有与ArbiterPUF电路连接的响应混淆模块；还包括一种面向强PUF的抗机器学习CRP混淆方法，包括以下步骤：S1：配置系统，将原始激励信号C输入到ROPUF电路，产生输出响应R1，对输出响应R1进行循环移位N次，得到N组不同的输出响应R1’。本发明能够能够有效抵御机器学习攻击，并且通过ArbiterPUF和混淆逻辑单元能够一定程度上降低激励、响应之间的相关性，使得机器学习攻击无法获得原始的激励响应对，最终攻击预测率大大降低，同时具有低硬件开销的特性。

公开(公告)号：CN116882463A

公开(公告)日：2023-10-13

申请号：CN202310824831.X

申请日：2023-07-06

申请人： 合肥工业大学

发明人： 鲁迎春 ,  崔丰麒 ,  王琦 ,  刘洋 ,  查文峰

IPC分类号： G06N3/063 ,  G06N3/048

摘要： 高能效DNN加速器架构内部包含PE阵列集群(PECluster)，其内部包含可重构PE阵列，有限状态控制器(Finite‑stateControllers)，全局缓存器集群(GlobalBufferCluster)，路径集群(RoutingCluster)，输出缓存模块(Output Buffer)，后处理模块(PostProcess)。全局状态缓存器集群通过AXI4总线与片外DDR进行数据传输。输入激活矩阵和权重矩阵通过DMA总线以burst模式传入片上缓存中，有限状态控制器模块包括加速器的主控制器以及网络层控制器，控制卷积层/全连接层/池化层等的分类及计算，由主控制器将控制信息分发给网络层控制器。网络层控制器通过解析配置信息(ConfigurableInformation)，对全局缓存器模块进行控制，全局缓存器模块由分发器模块，片上缓存模块，预处理模块组成，主要负责激活矩阵和输入激活矩阵的处理，处理完成后的权重信息为权重的权值，WSP值，PID值，而输入激活值信息为非零的输入激活值权值，非零激活值的PID值，CID值，路径集群由FIFO‑A阵列和FIFO‑B阵列组成，主要负责将处理完成以后的权值矩阵和输入激活值矩阵传递至对应的PE集群中的PE中，PE处理完成以后，通过后处理模块进行DNN模型中的非线性运算工作(如池化层计算)，并将运算结果存储到输出缓存器阵列中，输入缓存器中的数据分批输出到片外存储器中。