公开(公告)号：CN105843589B

公开(公告)日：2018-05-08

申请号：CN201610157129.2

申请日：2016-03-18

申请人： 同济大学

发明人： 任浩琪 ,  吴俊 ,  赵朝兴 ,  雷蕾 ,  王文凯 ,  张志峰

IPC分类号： G06F9/30 ,  G06F9/38

摘要： 本发明涉及一种应用于VLIW类型处理器的存储器装置，用以在VLIW类型处理器中提高多个访存部件访问的效率，其特征在于，该存储器装置包括多个数据宽度均相同的子存储体，多个子存储体按照二维行列方式排布，所述的存储器根据地址信号和地址选择信号的组合设有两种工作方式：方式一：当存储器装置被用做指令存储器或指令缓存时，访问一次读出一个VLIW指令字；方式二：当存储器装置被用做数据存储器或数据缓存时，一次访问的数据作为单独一个数据字供处理器使用，或者作为多个数据字供处理器的SIMD数据通道使用。与现有技术相比，本发明具有灵活度高、效率高等优点。

公开(公告)号：CN105844040A

公开(公告)日：2016-08-10

申请号：CN201610196292.X

申请日：2016-03-31

申请人： 同济大学

发明人： 张志峰 ,  吴俊 ,  牛丽凡 ,  任浩琪 ,  雷蕾 ,  陈鑫

IPC分类号： G06F17/50 ,  G06F7/57

摘要： 本发明涉及一种支持多模式乘加器的数据运算方法，用于支持多种单指令多数据流模式的乘法器中，实现32位、16位、8位的实复数乘加运算，该方法包括以下步骤：(1)向向量乘加器输入被乘数A、乘数B及加数C；(2)根据不同的单指令多数据流模式，生成源操作数AR、BR、CR、AI、BI及CI；(3)将源操作数AR、BR及CR作为实部乘加器的输入进行实数乘加运算，将源操作数AI、BI及CI作为虚部乘加器的输入进行复数乘加运算；(4)向量乘加器输出运算结果。与现有技术相比，本发明具有节省硬件资源等优点。

公开(公告)号：CN104035898A

公开(公告)日：2014-09-10

申请号：CN201410244826.2

申请日：2014-06-04

申请人： 同济大学

发明人： 吴俊 ,  赵朝兴 ,  雷蕾 ,  任浩琪 ,  张志峰 ,  吴健

IPC分类号： G06F13/18 ,  G06F12/08

摘要： 本发明涉及一种基于VLIW类型处理器的访存系统，包括：数据存储器，具有多个数据通道，多个数据通道并行访问数据存储器；指令存储器，具有写端口和读端口，写端口优先级高于读端口；处理器，包括处理器核、直接访存控制器、调试模块和仲裁器，处理器核中包括取指部件、第一访存部件和第二访存部件，取指部件与读端口连接，第一访存部件直接通过数据通道与数据存储器连接，第二访存部件、直接访存控制器和调试模块与仲裁器连接，处理器核内的其他访存部件通过总线与仲裁器连接，仲裁器通过数据通道与数据存储器连接，直接访存控制器与写端口连接。与现有技术相比，本发明具有多个访存部件同时访问存储器的效率高等优点。

公开(公告)号：CN105843660B

公开(公告)日：2019-04-02

申请号：CN201610159967.3

申请日：2016-03-21

申请人： 同济大学

发明人： 吴俊 ,  李涵 ,  任浩琪 ,  张志峰 ,  赵朝兴 ,  雷蕾 ,  常睿

IPC分类号： G06F8/41

摘要： 本发明涉及一种编译器的代码优化调度方法，应用于VLIW类型处理器，该方法包括以下步骤：(1)将代码划分成基本块；(2)对每个基本块建立数据依赖图，所述的数据依赖图包括多个结点和用于连接结点的边，所述的结点表示指令及指令所需要的机器资源，所述的边表示指令之间的数据相关性；(3)对代码进行全局调度；(4)对代码进行拓扑排序。与现有技术相比，本发明具有能更好的适应VLIW处理器等优点。

公开(公告)号：CN105843589A

公开(公告)日：2016-08-10

申请号：CN201610157129.2

申请日：2016-03-18

申请人： 同济大学

发明人： 任浩琪 ,  吴俊 ,  赵朝兴 ,  雷蕾 ,  王文凯 ,  张志峰

IPC分类号： G06F9/30 ,  G06F9/38

摘要： 本发明涉及一种应用于VLIW类型处理器的存储器装置，用以在VLIW类型处理器中提高多个访存部件访问的效率，其特征在于，该存储器装置包括多个数据宽度均相同的子存储体，多个子存储体按照二维行列方式排布，所述的存储器根据地址信号和地址选择信号的组合设有两种工作方式：方式一：当存储器装置被用做指令存储器或指令缓存时，访问一次读出一个VLIW指令字；方式二：当存储器装置被用做数据存储器或数据缓存时，一次访问的数据作为单独一个数据字供处理器使用，或者作为多个数据字供处理器的SIMD数据通道使用。与现有技术相比，本发明具有灵活度高、效率高等优点。

公开(公告)号：CN105843660A

公开(公告)日：2016-08-10

申请号：CN201610159967.3

申请日：2016-03-21

申请人： 同济大学

发明人： 吴俊 ,  李涵 ,  任浩琪 ,  张志峰 ,  赵朝兴 ,  雷蕾 ,  常睿

IPC分类号： G06F9/45

摘要： 本发明涉及一种编译器的代码优化调度方法，应用于VLIW类型处理器，该方法包括以下步骤：(1)将代码划分成基本块；(2)对每个基本块建立数据依赖图，所述的数据依赖图包括多个结点和用于连接结点的边，所述的结点表示指令及指令所需要的机器资源，所述的边表示指令之间的数据相关性；(3)对代码进行全局调度；(4)对代码进行拓扑排序。与现有技术相比，本发明具有能更好的适应VLIW处理器等优点。

公开(公告)号：CN105844040B

公开(公告)日：2019-01-25

申请号：CN201610196292.X

申请日：2016-03-31

申请人： 同济大学

发明人： 张志峰 ,  吴俊 ,  牛丽凡 ,  任浩琪 ,  雷蕾 ,  陈鑫

IPC分类号： G06F17/50 ,  G06F7/57

摘要： 本发明涉及一种支持多模式乘加器的数据运算方法，用于支持多种单指令多数据流模式的乘法器中，实现32位、16位、8位的实复数乘加运算，该方法包括以下步骤：(1)向向量乘加器输入被乘数A、乘数B及加数C；(2)根据不同的单指令多数据流模式，生成源操作数AR、BR、CR、AI、BI及CI；(3)将源操作数AR、BR及CR作为实部乘加器的输入进行实数乘加运算，将源操作数AI、BI及CI作为虚部乘加器的输入进行复数乘加运算；(4)向量乘加器输出运算结果。与现有技术相比，本发明具有节省硬件资源等优点。

公开(公告)号：CN104035898B

公开(公告)日：2018-01-05

申请号：CN201410244826.2

申请日：2014-06-04

申请人： 同济大学

发明人： 吴俊 ,  赵朝兴 ,  雷蕾 ,  任浩琪 ,  张志峰 ,  吴健

IPC分类号： G06F13/18 ,  G06F12/0853

摘要： 本发明涉及一种基于VLIW类型处理器的访存系统，包括：数据存储器，具有多个数据通道，多个数据通道并行访问数据存储器；指令存储器，具有写端口和读端口，写端口优先级高于读端口；处理器，包括处理器核、直接访存控制器、调试模块和仲裁器，处理器核中包括取指部件、第一访存部件和第二访存部件，取指部件与读端口连接，第一访存部件直接通过数据通道与数据存储器连接，第二访存部件、直接访存控制器和调试模块与仲裁器连接，处理器核内的其他访存部件通过总线与仲裁器连接，仲裁器通过数据通道与数据存储器连接，直接访存控制器与写端口连接。与现有技术相比，本发明具有多个访存部件同时访问存储器的效率高等优点。