-
公开(公告)号：CN112736063A
公开(公告)日：2021-04-30
申请号：CN202011600412.0
申请日：2020-12-29
Applicant: 国家数字交换系统工程技术研究中心 , 天津市滨海新区信息技术创新中心
IPC: H01L23/528 , H01L23/58
Abstract: 本发明提供一种领域专用的软件定义晶圆级系统和预制件互连与集成方法。该系统包括：位于硅晶圆上的晶上互连网络和位于硅晶圆外、与所述晶上互连网络通过晶上微凸点进行连接的外部扩展网络；晶上互连网络包括多个晶上互连预制件，各晶上互连预制件采用晶上互连的先进技术进行连接；外部扩展网络包括外部互连预制件、处理预制件和存储预制件，所述外部互连预制件、处理预制件和存储预制件均通过晶上微凸点与所述晶上互连预制件相连接；其中，晶上互连预制件和所述外部互连预制件均为互连预制件，互连预制件、处理预制件和存储预制件是指将专用领域业务处理的预制件分别按照专用领域业务处理的互连、处理和存储功能进行划分而得到的预制件。
-
公开(公告)号：CN112736063B
公开(公告)日：2021-09-24
申请号：CN202011600412.0
申请日：2020-12-29
Applicant: 国家数字交换系统工程技术研究中心 , 天津市滨海新区信息技术创新中心
IPC: H01L23/528 , H01L23/58
Abstract: 本发明提供一种领域专用的软件定义晶圆级系统和预制件互连与集成方法。该系统包括：位于硅晶圆上的晶上互连网络和位于硅晶圆外、与所述晶上互连网络通过晶上微凸点进行连接的外部扩展网络；晶上互连网络包括多个晶上互连预制件，各晶上互连预制件采用晶上互连的先进技术进行连接；外部扩展网络包括外部互连预制件、处理预制件和存储预制件，所述外部互连预制件、处理预制件和存储预制件均通过晶上微凸点与所述晶上互连预制件相连接；其中，晶上互连预制件和所述外部互连预制件均为互连预制件，互连预制件、处理预制件和存储预制件是指将专用领域业务处理的预制件分别按照专用领域业务处理的互连、处理和存储功能进行划分而得到的预制件。
-
公开(公告)号：CN109857693B
公开(公告)日：2023-03-07
申请号：CN201910150540.0
申请日：2019-02-28
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
Abstract: 本发明提供了一种自适应串行时钟序列检测装置及检测方法，装置包括时钟序列，时钟序列连接COM字符检测模块，COM字符检测模块连接PCIe时钟序列检测单元，PCIe时钟序列检测单元连接RapidIO时钟序列检测单元，RapidIO时钟序列检测单元输出检测结果。本发明能够实现串行检测RapidIO和PCIe两种协议时钟补偿序列，根据不同的时钟补偿序列自行选择检测模块串且同时关闭非当前协议检测模块，阻断非当前协议检测模块输入，避免数据流中出现另一协议时钟补偿序列的小概率事件造成的影响；本发明在检测出时钟补偿序列的同时，给出对应协议的指示，方便与之接口的模块向自适应硬件方向修改。
-
公开(公告)号：CN108829592B
公开(公告)日：2021-11-05
申请号：CN201810562043.7
申请日：2018-06-01
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
IPC: G06F11/36 , G06F13/16 , G06F30/3308 , G06F115/06
Abstract: 本发明提供了一种快速访问寄存器和表项的验证方法、装置和验证设备，涉及集成电路验证技术领域，预先将待验证的集成电路划分成第一模块和第二模块，第一模块为设计中功能稳定的部分，第二模块为设计中功能不稳定的部分；该方法包括：为第一模块和第二模块分别构建第一测试系统和第二测试系统；第一测试系统通过集成电路的外部接口与第一模块连接，第二测试系统通过集成电路的内部接口与第二模块连接；对第一测试系统和第二测试系统分别构造测试用例；在第一测试系统和第二测试系统上分别运行对应的测试用例，并得到仿真结果。本发明实施例可以加快访问寄存器和表项的速度，提高仿真速度节省时间。
-
公开(公告)号：CN111241781A
公开(公告)日：2020-06-05
申请号：CN201911424431.X
申请日：2019-12-31
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
IPC: G06F30/398
Abstract: 本申请提供的ECO的方法及装置，包括，获取第一网表和第二网表，获取第一网表和第二网表中的差异点，并使用逻辑锥形式表示差异点，对应展示差异点和逻辑锥，获取用户输入的ECO命令，依据ECO命令，生成ECO脚本，并运行ECO脚本。本技术方案中，获取第一网表和第二网表的差异点，并以逻辑锥形式表示，人工基于差异点和逻辑锥，确定并输入ECO脚本，运行ECO脚本完成ECO，比手工ECO的效率高，又因为人工参与编写脚本，所以，与ECO工具相比，能够人为甄别没有必要的逻辑，并避免冗余的代码，所以，有利于提高完成度，且人工在逻辑锥的提示下编写脚本，正确性高，所以尽管人为参与ECO，但并不会降低准确性。
-
Patent Agency Ranking
公开(公告)号：CN109948221A
公开(公告)日：2019-06-28
申请号：CN201910185696.2
申请日：2019-03-12
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
IPC: G06F17/50
Abstract: 本发明提供了一种顶层准确约束block端口timing的方法，对需要进行时序预算的两个有相互timing路径的block分别进行primetime分析，保存相应的session；用primtetime命令get_timing_path报出每个端口的timing属性，得到T0、T1值；判断timing属性中的slack的值；将根据block真实情况计算出来的输入延时、输出延时输出到约束文件中；用约束文件run block的后端流程，优化timing。本发明有益效果：优化后的两个block的时序和优化前的时序一致，且对于每个block来说，采用真实的端口约束，端口处时序违反是真实的，不会因为大的端口timing违反，影响内部时序的优化；有效地减小了顶层时序收敛的难度和工作量，可有效缩短设计周期，减少迭代的次数。
-
公开(公告)号：CN111158636B
公开(公告)日：2022-04-05
申请号：CN201911220379.6
申请日：2019-12-03
Applicant: 中国人民解放军战略支援部队信息工程大学 , 天津市滨海新区信息技术创新中心
Abstract: 本发明提供了一种可重构计算结构及乘累加计算处理阵列的路由寻址方法、装置。该结构中，可重构计算模块包括至少一个乘累加计算处理阵列，每个乘累加计算处理阵列包括ram单元和算式生成器，每个ram单元由四个ram块拼接而成，每个ram单元均由相应的计算算粒与其对应，用来完成典型的乘累加运算，每个算式生成器有四个接口，可通过接口与周边的ram单元连接。本发明提出的可重构计算结构，通过构建包含ram单元和算式生成器的乘累加计算处理阵列，每个阵列内部和阵列之间可通过算式生成器将各个ram单元互联，进而将将若干个乘累加计算处理阵列形成网状结构，相比传统的总线型或crossbar型互联结构而言，本互联结构逻辑电路设计简单。
-
公开(公告)号：CN109726162B
公开(公告)日：2022-03-18
申请号：CN201910151248.0
申请日：2019-02-28
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
Abstract: 本发明提供了一种自适应并行时钟序列检测装置及方法，装置包括时钟序列，并行连接第一选通器和第二选通器，第一选通器连接PCIe时钟序列检测单元，第二选通器连接RapidIO时钟序列检测单元，PCIe时钟序列检测单元一方面连接第三选通器，另一方面连接第一逻辑电路，第一逻辑电路一方面通过第二反相器连接RapidIO时钟序列检测单元，另一方面连接第二选通器；RapidIO时钟序列检测单元一方面连接第三选通器，另一方面连接第二逻辑电路，第二逻辑电路一方面通过第一反相器连接PCIe时钟序列检测单元，另一方面连接第一选通器。本发明可以兼容检测RapidIO、PCIe协议时钟补偿序列，提高硬件结构可重用性。
-
公开(公告)号：CN111030676A
公开(公告)日：2020-04-17
申请号：CN201911380468.7
申请日：2019-12-27
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
Abstract: 本发明公开了一种时钟分频电路，包括比较单元、分频系数同步单元、模可置计数器、分频系数单元、偶数分频单元、奇数分频单元和组合单元，偶数分频单元和奇数分频单元分别单独工作，经过组合单元后输出目标时钟。本发明还提供了一种时钟分频方法，包括：分频系数配置变化时，经过同步后传入模可置计数器和分频系数单元；模可置计数器会以此为模重复进行减计数，并在计数器为零时进行更新和控制写入分频系数单元；将奇数分频时钟和偶数分频时钟进行无毛刺的组合，得到目标时钟。采用该时钟分频方法及电路可对参考时钟进行任意整数分频，分频系数可随时动态配置，目标时钟无毛刺且占空比为50％，电路结构简单，占用资源少。
-
公开(公告)号：CN108089987A
公开(公告)日：2018-05-29
申请号：CN201711469174.2
申请日：2017-12-28
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
Inventor： 徐庆阳 , 刘勤让 , 沈剑良 , 宋克 , 吕平 , 朱珂 , 刘冬培 , 王盼 , 汪欣 , 谭力波 , 钟丹 , 张丽 , 丁青子 , 黑建平 , 杨晓龙 , 田晓旭 , 杨堃
IPC: G06F11/36
Abstract: 本发明提供了一种功能验证方法和装置，其中，所述方法包括：读取用户编写的配置文件；根据配置文件对待验证模块进行配置；对所述待验证模块的功能进行自动检查。本发明实施例能够对待验证模块的功能进行自动检查，不仅提高了验证结果的正确性，而且功能验证的效率较高。
-
-
-
-
-
-
-
-
-
Search Results
32
records
(took 0.076 seconds)
