一种具有备份的驯服时钟系统

    公开(公告)号:CN105912430B

    公开(公告)日:2018-06-01

    申请号:CN201610216256.5

    申请日:2016-04-08

    Abstract: 本发明公开了一种具有备份的驯服时钟系统,包括第一驯服时钟模块、第二驯服时钟模块、主控制模块,所述主控制模块分别与所述第一驯服时钟模块、所述第二驯服时钟模块连接,所述主控制模块用于对所述第一驯服时钟模块、所述第二驯服时钟模块进行实时监控,分析其工作状态,并选择输出工作状态最优的驯服时钟模块的信号;从而提高系统的可靠性。

    卫星授时信号的智能抗干扰技术在时间同步中的防御方法

    公开(公告)号:CN107145061A

    公开(公告)日:2017-09-08

    申请号:CN201710433537.0

    申请日:2017-06-09

    CPC classification number: G04R20/02 H04B1/1036 H04J3/0644

    Abstract: 本发明公开了一种卫星授时信号的智能抗干扰技术在时间同步中的防御方法,其中卫星授时信号的智能抗干扰装置包括:上升沿检测单元,用于检测1pps信号的上升沿;计数器,用于实现一个1pps信号周期的计数,周期计数值为时间窗单元的一个参数;时间窗控制单元,用于设置时间窗单元的另一个参数,1pps信号的容错范围,即1pps在这个范围内的抖动都被认为有效的,该参数根据驯服时钟的状态进行调节,驯服时钟精度越高,设置的容错范围越小;时间窗单元,用于判断在时间窗设置的时间范围内通过的1pps上升沿才是有效的时间沿。通过本发明可去除卫星传输的时间信号中的干扰信号,从而提供一个稳定、可靠的时间同步系统,有效保障电网调控运行安全。

    一种基于FPGA的秒信号延迟时间测量系统和方法

    公开(公告)号:CN104714137A

    公开(公告)日:2015-06-17

    申请号:CN201510167211.9

    申请日:2015-04-09

    Abstract: 本发明公开了一种基于FPGA的秒信号延迟时间测量系统,通过对待测秒信号和基准秒信号的上升沿进行检测,进而在待检测秒信号的延迟时间内,对FPGA内部的固定频率的时钟信号的上升沿进行计数,通过计数值和时钟信号的频率算出待测秒信号的延迟时间,还设有一个多路切换开关子块,在完成前一个待测秒信号的延迟时间后,多路切换开关子块切换到下一个待测秒信号进行测量;本发明实现了多路秒信号延迟时间的自动测量,实现了生产测试过程的自动化,较之传统的利用示波器测量延迟时间,省去了人工切换的麻烦,能够达到与示波器同样的测量效果,而且系统的成本要远低于示波器的成本,在提高生产测试效率同时大大降低了生产成本。

Patent Agency Ranking