一种可调式电缆头支架
    3.
    实用新型

    公开(公告)号:CN208479054U

    公开(公告)日:2019-02-05

    申请号:CN201821175964.X

    申请日:2018-07-24

    IPC分类号: H02G1/14

    摘要: 本实用新型公开了一种可调式电缆头支架,包括可移动的钢体底架和起支撑作用的钢体支架及金属抱箍和T形螺母组成,所述金属抱箍固定连接在钢体支架上,金属抱箍的一端螺栓连接,另一端通过T形紧固螺母连接,根据不同型号、不同粗细的电缆调整T型螺母的旋紧程度,对电缆起固定作用,防止电缆在制作过程中移位,所述支架连接的底架安装有4个万向轮及刹车脚踏,方便在工作中推拉和固定。本实用新型对不用型号的电缆起固定作用,适用于各种特殊环境,确保电缆头制作过程中的安全和平稳,提高作业人员工作效率。

    消除天线效应的方法
    7.
    发明公开

    公开(公告)号:CN110349951A

    公开(公告)日:2019-10-18

    申请号:CN201910670602.0

    申请日:2019-07-24

    IPC分类号: H01L27/02

    摘要: 本发明公开了一种消除天线效应的方法,该消除天线效应的方法用于解决特定版图结构所引起的天线效应,所述特定版图结构由MOM电容和MOS管叠加而成,一个所述MOM电容与多个所述MOS管组成一个电容单元,所述MOM电容的正极与所述MOS管的栅极相连,并连接电源;所述MOM电容的负极与所述MOS管的源极以及漏极均相连,并与P型衬底相接触,所述消除天线效应的方法包括:获取天线效应安全范围内的所述电容单元的个数临界值N;将N个所述电容单元组成的阵列中的其中一个MOS管替换为反接的二极管。该消除天线效应的方法能够以最小的面积消耗为代价消除晶体管和金属电容叠加结构的芯片的天线效应。

    时钟树的功耗优化方法
    8.
    发明公开

    公开(公告)号:CN110110472A

    公开(公告)日:2019-08-09

    申请号:CN201910410364.X

    申请日:2019-05-17

    IPC分类号: G06F17/50

    摘要: 本发明公开了一种时钟树的功耗优化方法,该时钟树的功耗优化方法用在所述时钟树布局布线完成之后,该功耗优化方法包括:在步骤S1中读入时钟树的功耗报告,寻找节点翻转率超过翻转率阈值且开关功耗超过功耗阈值的互连线;在步骤S2中将找出的所述互连线上的各元器件之间的距离进行缩短;在步骤S3中进行静态时序分析,若存在时序违反则进行时序修复;在步骤S4中进行功耗仿真之后转至步骤S1,直至遍历所有的所述节点翻转率超过所述翻转率阈值且所述开关功耗超过所述功耗阈值的互连线。该时钟树的功耗优化方法能够有效降低实际流片后的芯片所产生的功耗浪费。

    多电源域版图布局方法及存储介质

    公开(公告)号:CN112131831B

    公开(公告)日:2021-08-20

    申请号:CN202011333827.6

    申请日:2020-11-25

    摘要: 本发明提供一种多电源域版图布局方法及存储介质,属于电子技术领域。所述方法包括:S1)读入多电源域版图设计数据,根据多电源域版图设计数据设置不同电源区域的PG区域;S2)根据物理设计规则依次执行多电源域版图布局的各个布局阶段,其中每完成一个布局阶段,获取该布局阶段的完成信息并对所述完成信息进行错误单元筛查,得到该布局阶段的错误单元统计信息;根据错误单元统计信息进行设计信息修改;S3)在完成所有布局阶段的设计信息修改之后,对修改后的设计信息进行静态时序分析和物理验证,判断是否存在时序和设计规则错误,并在发现错误时执行错误修复,直到所有错误修复完成。解决了当前非UPF下多电源域设计无法保证所有cell都处于设计位置的问题。