公开(公告)号：CN117766398A

公开(公告)日：2024-03-26

申请号：CN202311791460.6

申请日：2023-12-25

申请人： 复旦大学

发明人： 李佳阳 ,  刘桃 ,  孙新 ,  黄自强 ,  钱乐雯 ,  汪大伟 ,  郭新龙 ,  徐敏 ,  张卫

IPC分类号： H01L21/336 ,  H01L29/78 ,  H01L21/308

摘要： 本发明提供了GAA器件的沟道刻蚀方法，包括：在衬底上形成若干鳍结构；形成第一图形化的掩膜层与第一保护结构；以第一图形化的掩膜层为掩膜，刻蚀第一鳍结构的堆叠结构的顶端和侧壁的第一保护结构；以剩余的第一保护结构为掩膜，选择性刻蚀第一鳍结构中第二半导体层，形成第一沟道结构；形成第二图形化的掩膜层与第一保护层；剩余的第一保护结构与第一保护层形成第二保护结构；以第二图形化的掩膜层为掩膜，刻蚀掉第二鳍结构中的堆叠结构的顶端和侧壁的第二保护结构；并以剩余的第二保护结构为掩膜，选择性刻蚀其中的第一半导体层，形成第二沟道结构。本发明提供的技术方案，实现了在同一衬底上进行混合沟道制备的工艺目的。

公开(公告)号：CN117766397A

公开(公告)日：2024-03-26

申请号：CN202311791459.3

申请日：2023-12-25

申请人： 复旦大学

发明人： 李佳阳 ,  孙新 ,  刘桃 ,  黄自强 ,  钱乐雯 ,  汪大伟 ,  郭新龙 ,  徐敏 ,  张卫

IPC分类号： H01L21/336 ,  H01L29/78 ,  H01L21/308

摘要： 本发明提供了F‑FET器件的沟道刻蚀方法，包括：在衬底上形成的若干堆叠结构，且通过隔离结构隔离；隔离结构包括隔离槽以及填充于隔离槽内的隔离保护层；每个堆叠结构均包括沿远离衬底的方向上堆叠的第一半导体层与第二半导体层；以隔离保护层为掩膜，刻蚀第一堆叠结构中的第二半导体，以形成第一刻蚀空腔，并仅保留第一半导体层；形成第一图形化的掩膜层；以第一图形化掩膜层为掩膜，刻蚀暴露出来的第二堆叠结构直至衬底的表层，以在第二堆叠结构中形成开槽；以剩余的第一图形化的掩膜层为掩膜，选择性刻蚀开槽两侧的第一半导体层，以形成第二刻蚀空腔，仅保留剩余的第二半导体层，在第一隔离结构沿第一方向的两侧分别形成第一半导体沟道结构。