公开(公告)号：CN117405590A

公开(公告)日：2024-01-16

申请号：CN202311269137.2

申请日：2023-09-28

申请人： 复旦大学 ,  上海集成电路制造创新中心有限公司

发明人： 黄自强 ,  徐敏 ,  刘海 ,  张卫

IPC分类号： G01N21/01 ,  H01L23/544 ,  G01N21/65

摘要： 本发明提供了一种具有用于拉曼表征的微纳结构的半导体器件结构，包括：待测半导体器件结构，包括：衬底与待测部件；衬底上包括第一测试光入射区域、测试区域、以及第一测试光出射区域；待测部件形成于测试区域中；第一光学结构形成于第一测试光入射区域与第一测试光出射区域中，以使得待测部件嵌入到第一光学结构中；其中，第一光学结构用于使得测试光的传导路径形成“U”型路径。本发明提供的技术方案解决了如何实现拉曼测试中测试光在微纳结构尺度上的方向的改变，并更准确地表征待测部件中的信息、同时避免置于样品下方基底的背景信号带来的噪声的问题。

公开(公告)号：CN116314315A

公开(公告)日：2023-06-23

申请号：CN202310211021.7

申请日：2023-03-07

申请人： 复旦大学

发明人： 王路宇 ,  张鹏浩 ,  徐敏 ,  潘茂林 ,  王强 ,  黄海 ,  黄自强 ,  谢欣灵 ,  徐赛生 ,  王晨 ,  张卫

IPC分类号： H01L29/778 ,  H01L21/335 ,  H01L29/06

摘要： 本发明提供了一种基于GaN衬底的pGaN增强型HEMT器件结构及其制备方法，该器件结构包括：衬底结构，所述衬底结构包括第一衬底以及沿远离所述第一衬底的方向上依次形成于所述第一衬底上的缓冲层、GaN层；肖特基势垒二极管，所述肖特基势垒二极管包括形成于所述GaN层内的p+掺杂区和形成于所述p+掺杂区内的n+掺杂区，所述p+掺杂区与所述n+掺杂区接触形成PN结以构成所述肖特基势垒二极管；隔离层，形成于所述GaN层上，且覆盖所述p+掺杂区与所述n+掺杂区；pGaN增强型HEMT器件，形成于部分所述隔离层上；其中，所述p+掺杂区及所述n+掺杂区分别与阳极及阴极电性连接，且所述阳极与所述pGaN增强型HEMT器件的源极电性连接；所述阴极与所述pGaN增强型HEMT器件的漏极电性连接。

公开(公告)号：CN115132912A

公开(公告)日：2022-09-30

申请号：CN202210879903.6

申请日：2022-07-25

申请人： 复旦大学 ,  上海集成电路制造创新中心有限公司

发明人： 黄自强 ,  王晨 ,  徐敏 ,  徐赛生 ,  张卫

IPC分类号： H01L39/24 ,  H01L39/22 ,  H01L39/02 ,  C23C14/14 ,  C23C14/54 ,  C23C14/58 ,  C23C14/35

摘要： 本发明提供了一种约瑟夫森结金属层镀膜方法。该方法包括以下步骤：将待镀膜对象移动至工艺腔内；将工艺腔的温度调整至第一温度，对对象进行镀膜；将工艺腔的温度调整至第二温度，并在工艺腔内对对象进行退火，第二温度大于第一温度。本发明的约瑟夫森结金属层镀膜方法通过在第一温度的环境下对对象进行金属层的沉积镀膜，同时通过比第一温度高的第二温度、并在进行沉积的工艺腔内对沉积后的对象进行退火，即对对象进行原位退火，无需移动对象的位置，能够抑制丘状结构的形成和减少球状结构的体积，且能够改善形成的薄膜表面的纹理结构，降低薄膜的方块电阻，达到提升均匀度、降低粗糙度的目的。

公开(公告)号：CN115064442A

公开(公告)日：2022-09-16

申请号：CN202210582245.4

申请日：2022-05-26

申请人： 复旦大学 ,  上海集成电路制造创新中心有限公司

发明人： 杨静雯 ,  陈鲲 ,  刘桃 ,  汪大伟 ,  孙新 ,  黄自强 ,  潘哲成 ,  徐敏 ,  张卫 ,  吴春蕾 ,  王晨 ,  徐赛生

IPC分类号： H01L21/336 ,  H01L29/06 ,  H01L29/78

摘要： 本发明提供了一种FinFET底部介质隔离的制备方法，用于对鳍式场效应晶体管的衬底与鳍片之间进行隔离，以此抑制和消除sub‑Fin体泄漏电流以及寄生电容。该方法包括：S1：提供一衬底，并在衬底上形成鳍片；S2：在所述鳍片上淀积第一掩模层，所述第一掩模层包裹所述鳍片的顶面和侧面；S3：以所述第一掩模层为掩模，对所述衬底进行刻蚀，以在所述鳍片下方的衬底中形成一目标区域；S4：对所述目标区域进行热氧化处理，使得所述目标区域以及目标区域下方的部分衬底形成氧化隔离层。

公开(公告)号：CN116246956A

公开(公告)日：2023-06-09

申请号：CN202310219238.2

申请日：2023-03-07

申请人： 复旦大学

发明人： 张鹏浩 ,  王路宇 ,  徐敏 ,  王强 ,  潘茂林 ,  谢欣灵 ,  黄海 ,  黄自强 ,  徐赛生 ,  王晨 ,  张卫

IPC分类号： H01L21/335 ,  H01L29/06 ,  H01L29/778

摘要： 本发明提供了一种用于氮化物半导体器件的钝化层的制备方法，包括：将待钝化的样品传至经预处理的反应腔中，并对反应腔进行第一处理；在反应腔中通入前驱体气体，使其吸附在样品表面；在反应腔中通入惰性气体进行吹扫；在反应腔中通入氮氢混合气体，并形成氮氢等离子体，使其与吸附在样品表面的前驱体气体发生反应生成第一钝化层；在反应腔中通入惰性气体，对多余的氮氢等离子体和反应副产物进行吹扫；在反应腔中通入惰性气体，形成第二等离子体，对第一钝化层进行处理，增加其致密度；在反应腔中通入惰性气体，对多余的第二离子体进行吹扫；重复上述步骤，以获得目标厚度的第一钝化层。

公开(公告)号：CN117766397A

公开(公告)日：2024-03-26

申请号：CN202311791459.3

申请日：2023-12-25

申请人： 复旦大学

发明人： 李佳阳 ,  孙新 ,  刘桃 ,  黄自强 ,  钱乐雯 ,  汪大伟 ,  郭新龙 ,  徐敏 ,  张卫

IPC分类号： H01L21/336 ,  H01L29/78 ,  H01L21/308

摘要： 本发明提供了F‑FET器件的沟道刻蚀方法，包括：在衬底上形成的若干堆叠结构，且通过隔离结构隔离；隔离结构包括隔离槽以及填充于隔离槽内的隔离保护层；每个堆叠结构均包括沿远离衬底的方向上堆叠的第一半导体层与第二半导体层；以隔离保护层为掩膜，刻蚀第一堆叠结构中的第二半导体，以形成第一刻蚀空腔，并仅保留第一半导体层；形成第一图形化的掩膜层；以第一图形化掩膜层为掩膜，刻蚀暴露出来的第二堆叠结构直至衬底的表层，以在第二堆叠结构中形成开槽；以剩余的第一图形化的掩膜层为掩膜，选择性刻蚀开槽两侧的第一半导体层，以形成第二刻蚀空腔，仅保留剩余的第二半导体层，在第一隔离结构沿第一方向的两侧分别形成第一半导体沟道结构。

公开(公告)号：CN116613061A

公开(公告)日：2023-08-18

申请号：CN202310440155.6

申请日：2023-04-23

申请人： 复旦大学

发明人： 张鹏浩 ,  王路宇 ,  徐敏 ,  陈鲲 ,  王强 ,  潘茂林 ,  黄海 ,  黄自强 ,  谢欣灵 ,  徐赛生 ,  王晨 ,  张卫

IPC分类号： H01L21/285 ,  H01L29/51 ,  H01L29/778 ,  H01L21/335

摘要： 本发明提供了一种栅介质层的制作方法，栅介质层形成于MIS‑HEMT器件中，包括：提供一MIS‑HEMT器件结构；MIS‑HEMT器件结构的表面包括一栅介质区域；提供第一前驱体与第二前驱体，并在栅介质区域吸附第一前驱体与第二前驱体，以形成第一栅介质层；利用氧气等离子体轰击第一栅介质层，以形成第二栅介质层；第二栅介质层表征了去除第一栅介质层中的第一杂质之后的栅介质层；第一杂质表征了形成第一栅介质层的表面缺陷的杂质；重复前述两个步骤N‑1次，直到生长出第一厚度的第二栅介质层为止；其中，每次生长的第一厚度的第二栅介质层均形成于前一次生长的第一栅介质层的表面；N为大于等于1的正整数。以解决如何减小AlGaN/GaNHEMTs中栅介质层的界面陷阱的问题。

公开(公告)号：CN116314319A

公开(公告)日：2023-06-23

申请号：CN202310219230.6

申请日：2023-03-07

申请人： 复旦大学

发明人： 张鹏浩 ,  王路宇 ,  徐敏 ,  潘茂林 ,  王强 ,  黄海 ,  黄自强 ,  谢欣灵 ,  徐赛生 ,  王晨 ,  张卫

IPC分类号： H01L29/778 ,  H01L21/335 ,  H01L29/06 ,  H01L29/423

摘要： 本发明提供了一种增强型氮化镓功率器件，在p‑GaN层与栅极金属层之间设置栅介质层。由于栅介质层和p‑GaN层所具有的导带差可以提升AlGaN/GaN异质结处的势陷位置，使其进一步远离费米能级，从而可有效提高阈值电压，同时栅介质的引入可改善增强型氮化镓功率器件的栅漏电，解决现有的增强型氮化镓功率器件的栅压摆幅较小的问题。

公开(公告)号：CN116314316A

公开(公告)日：2023-06-23

申请号：CN202310211027.4

申请日：2023-03-07

申请人： 复旦大学

发明人： 王路宇 ,  张鹏浩 ,  徐敏 ,  潘茂林 ,  王强 ,  黄自强 ,  谢欣灵 ,  黄海 ,  徐赛生 ,  王晨 ,  张卫

IPC分类号： H01L29/778 ,  H01L21/335 ,  H01L29/06

摘要： 本发明提供了一种抗反向导通电流的凹栅增强型GaN HEMT结构，包括：阳极、阴极及依次堆叠的衬底、缓冲层、PN结、分隔层、凹栅增强型GaN HEMT器件；其中：PN结包括P型掺杂区以及N型掺杂区，且P型掺杂区包裹N型掺杂区；凹栅增强型GaN HEMT器件包括在分隔层上依次形成的第一成核层、沟道层以及势垒层；势垒层上开设有第一凹槽，第一凹槽贯穿势垒层，第一凹槽内填充有栅介质层以及栅极金属以形成栅极；且栅极两侧的势垒层上分别形成有源极和漏极；其中；阳极与P型掺杂区电性连接，且阳极电性连接至源极；阴极与N型掺杂区电性连接，且阴极电性连接至漏极；其中，N型掺杂区覆盖漏极下方的区域，且延伸至栅极下方的区域；通过PN结可抑制器件的反向导通电流。

公开(公告)号：CN116246957A

公开(公告)日：2023-06-09

申请号：CN202310223425.8

申请日：2023-03-09

申请人： 复旦大学

发明人： 张鹏浩 ,  王路宇 ,  徐敏 ,  陈鲲 ,  王强 ,  潘茂林 ,  黄海 ,  黄自强 ,  谢欣灵 ,  徐赛生 ,  王晨 ,  张卫

IPC分类号： H01L21/335 ,  H01L29/778 ,  H01L29/40 ,  H01L29/423 ,  H01L29/15

摘要： 本发明提供了一种p型沟道GaN HEMT器件及其制备方法，通过在隔离层上外延若干层超晶格结构，隔离层的第一部分缺失，使得若干层超晶格结构的第一部分和隔离层之间形成空腔，若干层超晶格结构的第一部分包括间隔设置的N个鳍型单元，且位于空腔上方的N个鳍型单元的部分对应形成N个超晶格纳米线，栅金属分别从四周包裹每个超晶格纳米线，其中的每层超晶格结构均包括沿远离所述衬底方向依次形成的pAlGaN层、pGaN层；每层超晶格结构对应形成一导电沟道，本发明利用多个超晶格纳米线提高p型沟道GaN HEMT器件的输出电流，同时，环形栅金属分别从四周完全关断所有导电沟道，提高了p型沟道GaN HEMT器件的栅控能力及开关性能，从而实现提高p型沟道GaN HEMT器件性能的效果。