公开(公告)号：CN102884633A

公开(公告)日：2013-01-16

申请号：CN201180022959.X

申请日：2011-01-25

申请人： 夏普株式会社

发明人： 山崎周郎 ,  田中信也 ,  菊池哲郎 ,  嶋田纯也

IPC分类号： H01L29/786 ,  G02F1/1345 ,  G02F1/1368 ,  G09F9/30 ,  H01L21/8234 ,  H01L27/08 ,  H01L27/088

CPC分类号： H05K1/18 ,  G02F1/13454 ,  H01L27/1225 ,  H01L27/1251 ,  H05K7/00

摘要： 本发明提供一种电路面积被缩小化后的电路基板和具备该电路基板且被窄边框化的显示装置。本发明的电路基板具有：具有第一半导体层、第一栅极电极、第一源极电极和第一漏极电极的底栅型薄膜晶体管；以及具有第二半导体层、第二栅极电极、第二源极电极和第二漏极电极的顶栅型薄膜晶体管，其中，该第一半导体层与该第二半导体层包括同一材料，该第一漏极电极或第一源极电极与该第二栅极电极以不隔着其他薄膜晶体管的方式连接，且彼此为同电位。

公开(公告)号：CN101600987B

公开(公告)日：2011-09-21

申请号：CN200780050765.4

申请日：2007-12-10

申请人： 夏普株式会社

发明人： 嶋田纯也 ,  今井元 ,  菊池哲郎 ,  北川英树 ,  今出光则 ,  原义仁

IPC分类号： G02F1/1335 ,  G02F1/1368

CPC分类号： G02F1/133555 ,  G02F1/133345 ,  G02F1/133553 ,  G02F1/1362 ,  G02F2202/10

摘要： 本发明的目的在于以低成本提供一种降低波纹和色偏的高画质的反射型和半透过型的液晶显示装置。本发明的液晶显示装置是在多个像素的各个中具备反射区域的液晶显示装置。反射区域包括金属层(56)、半导体层(62)和反射层(63)，在反射层(63)的表面形成有多个凹部(68)和凸部(67)，多个凹部(68)对应金属层(56)的开口部(65)而形成，多个凸部(67)反映半导体层(62)的形状而形成，多个凹部(68)的沿着某个方向相邻的多个对包括凹部(68)的间隔相互不同的2个对，多个凸部(67)的沿着某个方向相邻的多个对包括凸部(67)的间隔相互不同的2个对。

公开(公告)号：CN101600987A

公开(公告)日：2009-12-09

申请号：CN200780050765.4

申请日：2007-12-10

申请人： 夏普株式会社

发明人： 嶋田纯也 ,  今井元 ,  菊池哲郎 ,  北川英树 ,  今出光则 ,  原义仁

IPC分类号： G02F1/1335 ,  G02F1/1368

CPC分类号： G02F1/133555 ,  G02F1/133345 ,  G02F1/133553 ,  G02F1/1362 ,  G02F2202/10

摘要： 本发明的目的在于以低成本提供一种降低波纹和色偏的高画质的反射型和半透过型的液晶显示装置。本发明的液晶显示装置是在多个像素的各个中具备反射区域的液晶显示装置。反射区域包括金属层(56)、半导体层(62)和反射层(63)，在反射层(63)的表面形成有多个凹部(68)和凸部(67)，多个凹部(68)对应金属层(56)的开口部(65)而形成，多个凸部(67)反映半导体层(62)的形状而形成，多个凹部(68)的沿着某个方向相邻的多个对包括凹部(68)的间隔相互不同的2个对，多个凸部(67)的沿着某个方向相邻的多个对包括凸部(67)的间隔相互不同的2个对。

公开(公告)号：CN102884633B

公开(公告)日：2013-11-13

申请号：CN201180022959.X

申请日：2011-01-25

申请人： 夏普株式会社

发明人： 山崎周郎 ,  田中信也 ,  菊池哲郎 ,  嶋田纯也

IPC分类号： H01L29/786 ,  G02F1/1345 ,  G02F1/1368 ,  G09F9/30 ,  H01L21/8234 ,  H01L27/08 ,  H01L27/088

CPC分类号： H05K1/18 ,  G02F1/13454 ,  H01L27/1225 ,  H01L27/1251 ,  H05K7/00

摘要： 本发明提供一种电路面积被缩小化后的电路基板和具备该电路基板且被窄边框化的显示装置。本发明的电路基板具有：具有第一半导体层、第一栅极电极、第一源极电极和第一漏极电极的底栅型薄膜晶体管；以及具有第二半导体层、第二栅极电极、第二源极电极和第二漏极电极的顶栅型薄膜晶体管，其中，该第一半导体层与该第二半导体层包括同一材料，该第一漏极电极或第一源极电极与该第二栅极电极以不隔着其他薄膜晶体管的方式连接，且彼此为同电位。

公开(公告)号：CN102822981A

公开(公告)日：2012-12-12

申请号：CN201180017085.9

申请日：2011-01-17

申请人： 夏普株式会社

发明人： 村井淳人 ,  田中信也 ,  北川英树 ,  今井元 ,  今出光则 ,  菊池哲郎 ,  森本一典 ,  嶋田纯也 ,  西村淳

IPC分类号： H01L29/786 ,  G02F1/1368 ,  H01L21/336 ,  H01L21/822 ,  H01L21/8234 ,  H01L27/04 ,  H01L27/08 ,  H01L27/088 ,  H01L27/146

摘要： 本发明的电路基板（1）包括与二维排列的像素对应或者与上述像素的规定数量的一组对应地设置于同一绝缘性基板（2）上的多个晶体管元件。该多个晶体管元件的至少一个是包括氧化物半导体作为沟道层（11）的氧化物TFT（10），至少另一个是包括例如非晶硅半导体作为沟道层（21）的a-SiTFT（20）。氧化物TFT（10）和a-SiTFT（20）均是底部栅极型的晶体管。

公开(公告)号：CN101589335A

公开(公告)日：2009-11-25

申请号：CN200880003167.6

申请日：2008-01-22

申请人： 夏普株式会社

发明人： 今井元 ,  菊池哲郎 ,  北川英树 ,  原义仁 ,  嶋田纯也 ,  今出光则

IPC分类号： G02F1/1337 ,  G02F1/1333 ,  G02F1/1343 ,  G02F1/1368

CPC分类号： G02F1/1393 ,  G02F1/133707 ,  G02F2001/134345

摘要： 本发明提供一种液晶显示装置，其具有垂直取向型的液晶层(32)，像素电极(12)具有多个单位电极部(12a)，多个单位电极部(12a)分别具有导电膜、和形成在导电膜上的多个狭缝(13)。在像素电极与相对电极之间施加规定的电压时，形成与多个单位电极部的各个对应的液晶畴，液晶畴内的液晶分子为大致放射状倾斜的取向状态。由此，为宽视角且响应特性优良。

公开(公告)号：CN101529318A

公开(公告)日：2009-09-09

申请号：CN200780038900.3

申请日：2007-09-07

申请人： 夏普株式会社

发明人： 原义仁 ,  菊池哲郎 ,  北川英树 ,  今井元 ,  今出光则 ,  嶋田纯也

IPC分类号： G02F1/1335 ,  G02F1/1343

CPC分类号： G02F1/133553

摘要： 本发明提供反射效率高的高画质的半透过型和反射型的液晶显示装置和液晶显示装置的制造方法。本发明的液晶显示装置包括使入射光向显示面反射的反射区域，上述反射区域包括金属层、在上述金属层上形成的绝缘层、在上述绝缘层上形成的半导体层、和在上述半导体层上形成的反射层，在上述金属层、上述绝缘层和上述半导体层中至少1个中形成有多个凹部，在上述反射区域的上述反射层中形成有与上述多个凹部相应的多个凹陷，上述多个凹部中的至少2个凹部的端部间的最短距离(a)为4μm以下。

公开(公告)号：CN113924380A

公开(公告)日：2022-01-11

申请号：CN201980094712.5

申请日：2019-03-27

申请人： 夏普株式会社

发明人： 小池英士 ,  园田通 ,  犬塚真博 ,  嶋田纯也

IPC分类号： C23C14/04 ,  G09F9/30 ,  H01L27/32 ,  H01L51/50 ,  H05B33/04 ,  H05B33/10 ,  H05B33/12 ,  H05B33/22

摘要： 蒸镀掩膜(10)包括框状的掩膜框架(12)和具有多个开口(4)的分割掩膜(2)，分割掩膜(2)被固定于掩膜框架(12)上，分割掩膜(2)的多个开口(4)为矩形状的开口(4)，开口(4)中，在与相对的顶点(P)分别对应的位置设置有切口部(4P)。

公开(公告)号：CN102428521B

公开(公告)日：2015-02-18

申请号：CN200980159346.3

申请日：2009-12-25

申请人： 夏普株式会社

发明人： 菊池哲郎 ,  田中信也 ,  山崎周郎 ,  嶋田纯也

IPC分类号： G11C19/28 ,  G09G3/20 ,  G09G3/36 ,  G11C19/00

CPC分类号： G09G3/20 ,  G09G3/3677 ,  G09G2300/0426 ,  G09G2310/0267 ,  G09G2310/0286 ,  G09G2310/0291 ,  G09G2330/021 ,  G11C19/28

摘要： 本发明提供移位寄存器。将包括自举电路的单位电路(10)多级连接，构成移位寄存器。在单位电路(10)中，晶体管(11)为导通状态、且时钟信号(CK)为高电平的期间，为时钟通过期间。在一个导通端子与晶体管(11)的栅极连接的晶体管中，使在时钟通过期间栅极被提供低电平电位而成为截止状态、另一个导通端子被施加低电平电位的晶体管(12)、(14)的沟道长度比晶体管(11)的沟道长度长。由此，能够削减时钟通过期间的泄漏电流，抑制晶体管(11)的栅极电位的变动，防止输出信号变钝。

公开(公告)号：CN102822981B

公开(公告)日：2014-03-12

申请号：CN201180017085.9

申请日：2011-01-17

申请人： 夏普株式会社

发明人： 村井淳人 ,  田中信也 ,  北川英树 ,  今井元 ,  今出光则 ,  菊池哲郎 ,  森本一典 ,  嶋田纯也 ,  西村淳

IPC分类号： H01L29/786 ,  G02F1/1368 ,  H01L21/336 ,  H01L21/822 ,  H01L21/8234 ,  H01L27/04 ,  H01L27/08 ,  H01L27/088 ,  H01L27/146

摘要： 本发明的电路基板（1）包括与二维排列的像素对应或者与上述像素的规定数量的一组对应地设置于同一绝缘性基板（2）上的多个晶体管元件。该多个晶体管元件的至少一个是包括氧化物半导体作为沟道层（11）的氧化物TFT（10），至少另一个是包括例如非晶硅半导体作为沟道层（21）的a-SiTFT（20）。氧化物TFT（10）和a-SiTFT（20）均是底部栅极型的晶体管。