-
公开(公告)号：CN113539198B
公开(公告)日：2022-09-20
申请号：CN202110397006.7
申请日：2021-04-13
Applicant: 夏普株式会社
IPC: G09G3/36
Abstract: 实现栅极总线的高速充放电以及栅极总线的扫描顺序的切换为可能的且能够实现窄边框化的显示装置。栅极驱动器由包括第一移位寄存器(411)的第一栅极驱动器(410)和包括第二移位寄存器(421)的第二栅极驱动器(420)构成，该第一移位寄存器(411)由配置在显示部的一侧并与第奇数行的栅极总线对应的双稳态电路构成，该第二移位寄存器(421)由配置在显示部的另一侧并与第偶数行的栅极总线对应的双稳态电路构成。每个栅极总线的一端侧设有第一缓冲电路(Buf1)，每个栅极总线的另一端侧设有第二缓冲电路(Buf2)。双稳态电路和第二缓冲电路(Buf2)被施加有控制栅极总线的扫描顺序的控制信号。
-
公开(公告)号：CN113539197B
公开(公告)日：2022-06-14
申请号：CN202110395469.X
申请日：2021-04-13
Applicant: 夏普株式会社
IPC: G09G3/36
Abstract: 实现栅极总线的高速充放电以及栅极总线的扫描顺序的切换为可能的且能够实现窄边框化的显示装置。栅极驱动器由包括第一移位寄存器(411)的第一栅极驱动器(410)和包括第二移位寄存器(421)的第二栅极驱动器(420)构成，该第一移位寄存器(411)配置在显示部的一侧并能够切换由与第奇数行的栅极总线对应的双稳态电路构成的移位方向,该第二移位寄存器(421)配置在显示部的另一侧并能够切换由与第偶数行的栅极总线对应的双稳态电路构成的移位方向。每个栅极总线的两端的一侧设有第一缓冲电路Buf1，另一侧设有第二及第三缓冲电路(Buf2、Buf3)。
-
公开(公告)号：CN113539198A
公开(公告)日：2021-10-22
申请号：CN202110397006.7
申请日：2021-04-13
Applicant: 夏普株式会社
IPC: G09G3/36
Abstract: 实现栅极总线的高速充放电以及栅极总线的扫描顺序的切换为可能的且能够实现窄边框化的显示装置。栅极驱动器由包括第一移位寄存器(411)的第一栅极驱动器(410)和包括第二移位寄存器(421)的第二栅极驱动器(420)构成，该第一移位寄存器(411)由配置在显示部的一侧并与第奇数行的栅极总线对应的双稳态电路构成，该第二移位寄存器(421)由配置在显示部的另一侧并与第偶数行的栅极总线对应的双稳态电路构成。每个栅极总线的一端侧设有第一缓冲电路(Buf1)，每个栅极总线的另一端侧设有第二缓冲电路(Buf2)。双稳态电路和第二缓冲电路(Buf2)被施加有控制栅极总线的扫描顺序的控制信号。
-
公开(公告)号：CN112309333A
公开(公告)日：2021-02-02
申请号：CN202010719792.3
申请日：2020-07-23
Applicant: 夏普株式会社
IPC: G09G3/3225 , G09G3/3266 , G09G3/36
Abstract: 在具备形成有多路分用电路的有源矩阵基板的显示装置中，分别生成向作为构成该多路分用电路的开关元件的多个连接控制晶体管的栅极端子施加的多个连接控制信号的升压电路设置于该多路分用电路内。各升压电路的内部节点经由通过其他升压电路的内部节点的升压后的电压成为接通状态的晶体管而被预充电，其后，该升压电路的内部节点的电压通过给予多路分用电路的控制信号经由升压电容器而被升压。将该升压后的内部节点的电压作为连接控制信号而给予连接控制晶体管的栅极端子。
-
公开(公告)号：CN110320712A
公开(公告)日：2019-10-11
申请号：CN201910238559.0
申请日：2019-03-27
Applicant: 夏普株式会社
IPC: G02F1/1339
Abstract: 本发明提供一种确保承重力，并且抑制开口率降低的液晶显示装置的制造方法。本发明的液晶显示装置的制造方法包含如下工序：工序(A-1)，在具有薄膜晶体管元件的第一基板的表面上涂布负性光刻胶，而形成第一涂膜；工序(A-2)，对上述第一涂膜在曝光图案处进行曝光，上述曝光图案包含第一曝光区域、以及曝光量设为小于上述第一曝光区域的曝光量的第二曝光区域；工序(A-3)，将上述第一涂膜显影，而在上述第一曝光区域形成第一空间件，并且在上述第二曝光区域形成具有高度小于上述第一空间件的高度的第二空间件。
-
Patent Agency Ranking
公开(公告)号：CN103081079B
公开(公告)日：2014-08-13
申请号：CN201180041864.2
申请日：2011-08-26
Applicant: 夏普株式会社
IPC: H01L21/336 , G02F1/1368 , H01L29/786
CPC classification number: H01L27/04 , G02F1/133345 , G02F1/136213 , G02F1/136227 , G02F1/1368 , H01L21/82 , H01L27/1225 , H01L27/1255
Abstract: 半导体装置（1000）包括：具有栅极配线（3a）、源极和漏极配线（13as、13ad）以及岛状的氧化物半导体层（7）的薄膜晶体管（103）；和具有由与栅极配线（3a）相同的导电膜形成的第一电极（3b）、由与源极配线（13as）相同的导电膜形成的第二电极（13b）以及位于第一和第二电极之间的介电体层的电容元件（105），栅极绝缘层（5）具有包含与氧化物半导体层（7）接触并且包含氧化物的第一绝缘膜（5A）、和配置于第一绝缘膜的栅极电极一侧并且具有比第一绝缘膜高的介电常数的第二绝缘膜（5B）的叠层结构，介电体层包含第二绝缘膜（5B）而不包含第一绝缘膜（5A）。由此，能够在不使CS电容等电容元件的电容值降低的情况下抑制氧化物半导体层的氧缺损所致的劣化。
-
公开(公告)号：CN102822981A
公开(公告)日：2012-12-12
申请号：CN201180017085.9
申请日：2011-01-17
Applicant: 夏普株式会社
IPC: H01L29/786 , G02F1/1368 , H01L21/336 , H01L21/822 , H01L21/8234 , H01L27/04 , H01L27/08 , H01L27/088 , H01L27/146
Abstract: 本发明的电路基板（1）包括与二维排列的像素对应或者与上述像素的规定数量的一组对应地设置于同一绝缘性基板（2）上的多个晶体管元件。该多个晶体管元件的至少一个是包括氧化物半导体作为沟道层（11）的氧化物TFT（10），至少另一个是包括例如非晶硅半导体作为沟道层（21）的a-SiTFT（20）。氧化物TFT（10）和a-SiTFT（20）均是底部栅极型的晶体管。
-
公开(公告)号：CN109690661B
公开(公告)日：2021-01-01
申请号：CN201780053900.4
申请日：2017-08-31
Applicant: 夏普株式会社
IPC: G09F9/30 , G02F1/1345 , G02F1/1368 , H01L21/336 , H01L29/786
Abstract: 有源矩阵基板(1001)具备：多个检查用TFT(10Q)，其配置在非显示区域(900)；以及检查电路(200)，其包含多个检查用TFT(10Q)，多个检查用TFT(10Q)的至少一部分配置在搭载半导体芯片的半导体芯片搭载区域(R)内，多个检查用TFT(10Q)各自包含：半导体层；下部栅极电极(FG)，其隔着栅极绝缘层配置在半导体层的基板侧；上部栅极电极(BG)，其隔着包含第1绝缘层的绝缘层配置在半导体层的与基板相反的一侧；以及源极电极和漏极电极，其连接到半导体层。
-
公开(公告)号：CN103261959A
公开(公告)日：2013-08-21
申请号：CN201180059588.2
申请日：2011-11-29
Applicant: 夏普株式会社
IPC: G02F1/1368 , H01L29/786
CPC classification number: G02F1/136209 , G02F1/133345 , G02F1/133512 , G02F1/133707 , G02F2001/136222 , G02F2201/40 , H01L27/1225 , H01L27/3272 , H01L29/66969 , H01L29/78633 , H01L29/7869 , H01L29/78693
Abstract: 本发明的半导体装置（100A）具有：薄膜晶体管（10）；形成在薄膜晶体管（10）上的第一绝缘层（9）；形成在第一绝缘层（9）上的具有开口部（21a）的第二绝缘层（11）；和以从基板（1）的法线方向看时与氧化物半导体层（5）重叠的方式形成的遮光层（12a），遮光层（12a）形成于开口部（21a），遮光层（12a）的上表面具有凸状的曲面，并且，第二绝缘层（11）的上表面与遮光层（12a）的上表面相比位于基板（1）侧。
-
公开(公告)号：CN113539197A
公开(公告)日：2021-10-22
申请号：CN202110395469.X
申请日：2021-04-13
Applicant: 夏普株式会社
IPC: G09G3/36
Abstract: 实现栅极总线的高速充放电以及栅极总线的扫描顺序的切换为可能的且能够实现窄边框化的显示装置。栅极驱动器由包括第一移位寄存器(411)的第一栅极驱动器(410)和包括第二移位寄存器(421)的第二栅极驱动器(420)构成，该第一移位寄存器(411)配置在显示部的一侧并能够切换由与第奇数行的栅极总线对应的双稳态电路构成的移位方向,该第二移位寄存器(421)配置在显示部的另一侧并能够切换由与第偶数行的栅极总线对应的双稳态电路构成的移位方向。每个栅极总线的两端的一侧设有第一缓冲电路Buf1，另一侧设有第二及第三缓冲电路(Buf2、Buf3)。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.023 seconds)
