公开(公告)号：CN103210384B

公开(公告)日：2016-08-24

申请号：CN201180054892.8

申请日：2011-08-05

申请人： 大陆-特韦斯贸易合伙股份公司及两合公司

发明人： B·魏格纳 ,  L·D·卡布莱帕 ,  R·哈特曼 ,  C·比特施

IPC分类号： G06F13/42

CPC分类号： G06F13/364 ,  G06F13/4265

摘要： 本发明涉及用于形成数字接口（102，121，122，123）的电路装置（5），该电路装置包括在连接微处理器系统时交换数据的数字数据总线（123），其中所述数据交换可双向有效。在数据传输时，所述电路装置作为总线主设备产生总线时钟速率，并且在数据接收时根据所接收的时钟信号作为总线从设备操作。该电路装置包括至少一个用于发送数据的FIFO存储器（101），和/或至少一个用于接收数据的FIFO存储器（104）。

公开(公告)号：CN103210384A

公开(公告)日：2013-07-17

申请号：CN201180054892.8

申请日：2011-08-05

申请人： 大陆-特韦斯贸易合伙股份公司及两合公司

发明人： B·魏格纳 ,  L·D·卡布莱帕 ,  R·哈特曼 ,  C·比特施

IPC分类号： G06F13/42

CPC分类号： G06F13/364 ,  G06F13/4265

摘要： 本发明涉及用于形成数字接口（102，121，122，123）的电路装置（5），该电路装置包括在连接微处理器系统时交换数据的数字数据总线（123），其中所述数据交换可双向有效。在数据传输时，所述电路装置作为总线主设备产生总线时钟速率，并且在数据接收时根据所接收的时钟信号作为总线从设备操作。该电路装置包括至少一个用于发送数据的FIFO存储器（101），和/或至少一个用于接收数据的FIFO存储器（104）。