-
公开(公告)号：CN109409138B
公开(公告)日：2020-12-01
申请号：CN201811351742.3
申请日：2018-11-13
Applicant: 天津市滨海新区信息技术创新中心 , 国家数字交换系统工程技术研究中心
IPC: G06F21/71
Abstract: 本发明提供了一种高安全、高可靠拟态微处理器装置和数据处理方法；其中，该拟态微处理器装置包括调度器、以及分别与调度器连接的多个异构微计算控制器；调度器根据多个异构微计算控制器的接收速率，将外部设备发送的数据分发至多个异构微计算控制器，并按照预设的传输速率接收多个异构微计算控制器返回的运算结果，根据当前的工作模式，对运算结果进行拟态判决，将判决后的运算结果输出。本发明通过多个异构微计算控制器同时参与运算，即使少数异构微计算控制器收到外部攻击或发生内部漏洞，也能保证拟态微处理器装置正常工作，保证输出结果的正确性，因而提高了拟态微处理器装置的可靠性与防御攻击的能力。
-
公开(公告)号：CN109409138A
公开(公告)日：2019-03-01
申请号：CN201811351742.3
申请日：2018-11-13
Applicant: 天津市滨海新区信息技术创新中心 , 国家数字交换系统工程技术研究中心
IPC: G06F21/71
Abstract: 本发明提供了一种高安全、高可靠拟态微处理器装置和数据处理方法；其中，该拟态微处理器装置包括调度器、以及分别与调度器连接的多个异构微计算控制器；调度器根据多个异构微计算控制器的接收速率，将外部设备发送的数据分发至多个异构微计算控制器，并按照预设的传输速率接收多个异构微计算控制器返回的运算结果，根据当前的工作模式，对运算结果进行拟态判决，将判决后的运算结果输出。本发明通过多个异构微计算控制器同时参与运算，即使少数异构微计算控制器收到外部攻击或发生内部漏洞，也能保证拟态微处理器装置正常工作，保证输出结果的正确性，因而提高了拟态微处理器装置的可靠性与防御攻击的能力。
-
公开(公告)号：CN111654454A
公开(公告)日：2020-09-11
申请号：CN202010578324.9
申请日：2020-06-23
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
IPC: H04L12/931 , H04L12/861 , H04L12/935
Abstract: 本发明公开了一种基于Crossbar的双模混合交换结构和调度数据的方法。所述双模混合交换结构，包括支持双模行列调度的Crossbar交换结构、可编程通道化数据处理模块以及去通道化处理模块，Crossbar交换结构包括缓存模块和调度管理模块；可编程通道化数据处理模块，用于将输入的非通道化数据通过切片和分组处理转换为通道化的分组数据；调度管理模块，用于对于通道化数据采用通道调度模式进行调度，对于分组数据采用分组调度模式进行调度；去通道化处理模块，用于对输出缓存中的数据进行去通道化处理和数据重组。本发明的双模混合交换结构，同时支持分组交换和电路交换两种工作模式，并支持异构网络数据转换与传输。
-
公开(公告)号：CN110990853B
公开(公告)日：2022-05-06
申请号：CN201911202483.2
申请日：2019-11-29
Applicant: 天津市滨海新区信息技术创新中心 , 天津芯海创科技有限公司
Abstract: 本发明实施例公开了一种动态异构冗余的数据访问保护方法及装置，其中，所述方法包括：接收处理器单元发出的敏感数据访问请求；根据访问状态链接表判断当前访问敏感数据的应用是否合法，所述访问状态链接表用于记录访问的应用和对应的敏感数据存储区域之间的关系；在所述应用合法时，根据所述访问状态链接表生成应用鉴权秘钥，并将所述鉴权秘钥加入到敏感数据请求访问报文中；对所述应用鉴权秘钥进行鉴权，并根据鉴权结果进行裁决，在裁决结果合法时，允许所述应用根据访问状态链接表访问相应的敏感数据。能够在提高第三方应用访问敏感数据的灵活性的同时，保证敏感数据的安全性。
-
公开(公告)号：CN108667566B
公开(公告)日：2020-12-01
申请号：CN201810377346.1
申请日：2018-04-24
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
IPC: H04L1/00 , H04L12/851
Abstract: 本发明提供了一种TCP流数据匹配装置，包括：主逻辑模块和多个副逻辑模块；主逻辑模块用于提取第一TCP流数据中的第一CRC校验码，并获取提取第一CRC校验码时刻的提取时间戳，将第一CRC校验码和提取时间戳合并，得到基准数据；每个副逻辑模块用于提取多个第二TCP流数据中的第二CRC校验码，并获取存储第二CRC校验码时刻的存储时间戳，将第二CRC校验码和存储时间戳合并，得到多个副基准数据，若在多个副基准数据中查找到第二CRC校验码和基准数据的第一CRC校验码匹配且存储时间戳和提取时间戳之间的差值小于时间窗口的副基准数据，输出基准数据和副基准数据，缓解现有技术中的流匹配输出结果准确性低的问题，达到了提高流匹配输出结果准确性的技术效果。
-
Patent Agency Ranking
公开(公告)号：CN110990853A
公开(公告)日：2020-04-10
申请号：CN201911202483.2
申请日：2019-11-29
Applicant: 天津市滨海新区信息技术创新中心 , 天津芯海创科技有限公司
Abstract: 本发明实施例公开了一种动态异构冗余的数据访问保护方法及装置，其中，所述方法包括：接收处理器单元发出的敏感数据访问请求；根据访问状态链接表判断当前访问敏感数据的应用是否合法，所述访问状态链接表用于记录访问的应用和对应的敏感数据存储区域之间的关系；在所述应用合法时，根据所述访问状态链接表生成应用鉴权秘钥，并将所述鉴权秘钥加入到敏感数据请求访问报文中；对所述应用鉴权秘钥进行鉴权，并根据鉴权结果进行裁决，在裁决结果合法时，允许所述应用根据访问状态链接表访问相应的敏感数据。能够在提高第三方应用访问敏感数据的灵活性的同时，保证敏感数据的安全性。
-
公开(公告)号：CN108712346A
公开(公告)日：2018-10-26
申请号：CN201810486617.7
申请日：2018-05-16
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
IPC: H04L12/803
CPC classification number: H04L47/125
Abstract: 本发明提供了一种负载均衡自路由数据交换结构，其特征在于，包括负载均衡自路由处理单元和无阻塞交换单元，所述负载均衡自路由处理单元通过待转发数据包的路由地址信息处理、无阻塞交换单元入口流量监测、负载均衡运算以及待转发数据包分路传输实现入端口的数据包送入无阻塞交换单元的交换入口缓存模块。本发明在不改变最终数据交换目的端口的情况，根据数据转发路径和可达转发路径资源进行路径自由选择，即自路由，从而实现降低数据拥塞概率，丢包概率，增强数据交换实时性能。
-
公开(公告)号：CN111654454B
公开(公告)日：2022-04-19
申请号：CN202010578324.9
申请日：2020-06-23
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
Abstract: 本发明公开了一种基于Crossbar的双模混合交换装置和调度数据的方法。所述双模混合交换装置，包括支持双模行列调度的Crossbar交换结构、可编程通道化数据处理模块以及去通道化处理模块，Crossbar交换结构包括缓存模块和调度管理模块；可编程通道化数据处理模块，用于将输入的非通道化数据通过切片和分组处理转换为通道化的分组数据；调度管理模块，用于对于通道化数据采用通道调度模式进行调度，对于分组数据采用分组调度模式进行调度；去通道化处理模块，用于对输出缓存中的数据进行去通道化处理和数据重组。本发明的双模混合交换装置，同时支持分组交换和电路交换两种工作模式，并支持异构网络数据转换与传输。
-
公开(公告)号：CN109086160B
公开(公告)日：2021-11-05
申请号：CN201810800203.7
申请日：2018-07-18
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
IPC: G06F11/10
Abstract: 本发明提供了一种表项校验装置，包括：提取模块、动态调度模块、校验模块和结果分析模块，提取模块用于将提取到的校验数据中的待校验表项和N个原始校验码发送给校验模块；动态调度模块用于根据策略信息向校验模块发送N种校验电路序号；校验模块用于利用与每个校验电路序号所对应的校验电路，对待校验表项分别进行校验，将待校验表项、N个原始校验码和计算得到的N个计算校验码发送给结果分析模块；结果分析模块用于判断数据校验是否成功，若存在校验成功的数据，则发送与校验失败的计算校验码对应的失败校验电路序号给动态调度模块，缓解现有技术中的表项校验结果的准确性低的问题，达到了提高表项校验结果准确性的技术效果。
-
公开(公告)号：CN108667566A
公开(公告)日：2018-10-16
申请号：CN201810377346.1
申请日：2018-04-24
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
IPC: H04L1/00 , H04L12/851
Abstract: 本发明提供了一种TCP流数据匹配装置，包括：主逻辑模块和多个副逻辑模块；主逻辑模块用于提取第一TCP流数据中的第一CRC校验码，并获取提取第一CRC校验码时刻的提取时间戳，将第一CRC校验码和提取时间戳合并，得到基准数据；每个副逻辑模块用于提取多个第二TCP流数据中的第二CRC校验码，并获取存储第二CRC校验码时刻的存储时间戳，将第二CRC校验码和存储时间戳合并，得到多个副基准数据，若在多个副基准数据中查找到第二CRC校验码和基准数据的第一CRC校验码匹配且存储时间戳和提取时间戳之间的差值小于时间窗口的副基准数据，输出基准数据和副基准数据，缓解现有技术中的流匹配输出结果准确性低的问题，达到了提高流匹配输出结果准确性的技术效果。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.054 seconds)
