-
公开(公告)号：CN109450900A
公开(公告)日：2019-03-08
申请号：CN201811336007.5
申请日：2018-11-09
Applicant: 天津市滨海新区信息技术创新中心 , 国家数字交换系统工程技术研究中心
IPC: H04L29/06
CPC classification number: H04L63/1441 , H04L69/22
Abstract: 本发明提供了一种拟态判决方法、装置及系统；其中，该方法应用于与异构多核处理器连接的芯片；该方法包括：接收预设的主处理器发送的当前报文；根据预先建立的默认字段查找表及子域提取表，对当前报文进行解析，得到通讯协议和多个子行为操作；根据多个子行为操作位于预设的行为操作中的顺序，将当前报文设置于预先建立的第一排序队列中；根据通讯协议及多个子行为操作之间的排序，将子行为操作设置于预先建立的第一归并队列；根据第一排序队列与预设归并队列，对第一排序队列中的报文进行拟态判决。本发明提升了拟态判决的有效性，从而提高了网络空间的安全性。
-
公开(公告)号：CN109190276A
公开(公告)日：2019-01-11
申请号：CN201811072493.4
申请日：2018-09-14
Applicant: 天津市滨海新区信息技术创新中心 , 国家数字交换系统工程技术研究中心
IPC: G06F17/50
Abstract: 本发明提供了一种FPGA原型验证系统，所述FPGA原型验证系统包括：至少两个级联的FPGA原型验证板；前一级FPGA原型验证板的高速连接器的I/O端口与后一级FPGA原型验证板的高速连接器的I/O端口连接；前一级FPGA原型验证板的光接口模块的I/O端口与后一级FPGA原型验证板的光接口模块的I/O端口连接。达到了通过高速连接器和光接口模块，可以灵活的进行板级的级联，从而便于进行一些大规模的模块或全芯片原型验证实验，可用互连接口的大幅提高解决了现有方案互连接口少的缺点的技术效果。
-
公开(公告)号：CN109409138A
公开(公告)日：2019-03-01
申请号：CN201811351742.3
申请日：2018-11-13
Applicant: 天津市滨海新区信息技术创新中心 , 国家数字交换系统工程技术研究中心
IPC: G06F21/71
Abstract: 本发明提供了一种高安全、高可靠拟态微处理器装置和数据处理方法；其中，该拟态微处理器装置包括调度器、以及分别与调度器连接的多个异构微计算控制器；调度器根据多个异构微计算控制器的接收速率，将外部设备发送的数据分发至多个异构微计算控制器，并按照预设的传输速率接收多个异构微计算控制器返回的运算结果，根据当前的工作模式，对运算结果进行拟态判决，将判决后的运算结果输出。本发明通过多个异构微计算控制器同时参与运算，即使少数异构微计算控制器收到外部攻击或发生内部漏洞，也能保证拟态微处理器装置正常工作，保证输出结果的正确性，因而提高了拟态微处理器装置的可靠性与防御攻击的能力。
-
公开(公告)号：CN109409138B
公开(公告)日：2020-12-01
申请号：CN201811351742.3
申请日：2018-11-13
Applicant: 天津市滨海新区信息技术创新中心 , 国家数字交换系统工程技术研究中心
IPC: G06F21/71
Abstract: 本发明提供了一种高安全、高可靠拟态微处理器装置和数据处理方法；其中，该拟态微处理器装置包括调度器、以及分别与调度器连接的多个异构微计算控制器；调度器根据多个异构微计算控制器的接收速率，将外部设备发送的数据分发至多个异构微计算控制器，并按照预设的传输速率接收多个异构微计算控制器返回的运算结果，根据当前的工作模式，对运算结果进行拟态判决，将判决后的运算结果输出。本发明通过多个异构微计算控制器同时参与运算，即使少数异构微计算控制器收到外部攻击或发生内部漏洞，也能保证拟态微处理器装置正常工作，保证输出结果的正确性，因而提高了拟态微处理器装置的可靠性与防御攻击的能力。
-
公开(公告)号：CN109450900B
公开(公告)日：2020-12-01
申请号：CN201811336007.5
申请日：2018-11-09
Applicant: 天津市滨海新区信息技术创新中心 , 国家数字交换系统工程技术研究中心
IPC: H04L29/06
Abstract: 本发明提供了一种拟态判决方法、装置及系统；其中，该方法应用于与异构多核处理器连接的芯片；该方法包括：接收预设的主处理器发送的当前报文；根据预先建立的默认字段查找表及子域提取表，对当前报文进行解析，得到通讯协议和多个子行为操作；根据多个子行为操作位于预设的行为操作中的顺序，将当前报文设置于预先建立的第一排序队列中；根据通讯协议及多个子行为操作之间的排序，将子行为操作设置于预先建立的第一归并队列；根据第一排序队列与预设归并队列，对第一排序队列中的报文进行拟态判决。本发明提升了拟态判决的有效性，从而提高了网络空间的安全性。
-
Patent Agency Ranking
公开(公告)号：CN110233805B
公开(公告)日：2021-09-03
申请号：CN201910589070.8
申请日：2019-07-02
Applicant: 天津市滨海新区信息技术创新中心 , 天津芯海创科技有限公司
IPC: H04L12/951 , H04L12/953 , H04L12/933 , H04L12/935
Abstract: 本发明提供了一种可变信元的交换装置、系统及方法；其中，该装置中的切分模块与输入设备连接；重组模块与输出设备连接；切分模块按照预设的信元长度对输入设备发送的待处理数据包进行切分，生成待处理信元；待处理信元包括标准信元及尾信元；交换模块根据待处理信元的标准信元头或尾信元头，确定调度周期；根据调度周期及预设的仲裁逻辑，对待处理信元进行缓存及传输；重组模块接收交换模块发送的待处理信元，并根据标准信元头及尾信元头，对待处理信元进行重组，得到重组数据包，将重组数据包发送至输出设备。本发明以变长信元进行传输，在传输过程中根据不同长度的信元调整调度周期，提高了传输效率，降低了缓存管理难度。
-
公开(公告)号：CN111654454A
公开(公告)日：2020-09-11
申请号：CN202010578324.9
申请日：2020-06-23
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
IPC: H04L12/931 , H04L12/861 , H04L12/935
Abstract: 本发明公开了一种基于Crossbar的双模混合交换结构和调度数据的方法。所述双模混合交换结构，包括支持双模行列调度的Crossbar交换结构、可编程通道化数据处理模块以及去通道化处理模块，Crossbar交换结构包括缓存模块和调度管理模块；可编程通道化数据处理模块，用于将输入的非通道化数据通过切片和分组处理转换为通道化的分组数据；调度管理模块，用于对于通道化数据采用通道调度模式进行调度，对于分组数据采用分组调度模式进行调度；去通道化处理模块，用于对输出缓存中的数据进行去通道化处理和数据重组。本发明的双模混合交换结构，同时支持分组交换和电路交换两种工作模式，并支持异构网络数据转换与传输。
-
公开(公告)号：CN110233805A
公开(公告)日：2019-09-13
申请号：CN201910589070.8
申请日：2019-07-02
Applicant: 天津市滨海新区信息技术创新中心 , 天津芯海创科技有限公司
IPC: H04L12/951 , H04L12/953 , H04L12/933 , H04L12/935
Abstract: 本发明提供了一种可变信元的交换装置、系统及方法；其中，该装置中的切分模块与输入设备连接；重组模块与输出设备连接；切分模块按照预设的信元长度对输入设备发送的待处理数据包进行切分，生成待处理信元；待处理信元包括标准信元及尾信元；交换模块根据待处理信元的标准信元头或尾信元头，确定调度周期；根据调度周期及预设的仲裁逻辑，对待处理信元进行缓存及传输；重组模块接收交换模块发送的待处理信元，并根据标准信元头及尾信元头，对待处理信元进行重组，得到重组数据包，将重组数据包发送至输出设备。本发明以变长信元进行传输，在传输过程中根据不同长度的信元调整调度周期，提高了传输效率，降低了缓存管理难度。
-
公开(公告)号：CN111106935B
公开(公告)日：2023-05-16
申请号：CN201911383005.6
申请日：2019-12-27
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
Abstract: 本发明提供了一种支持多端异构模式下的秘钥管理架构，包括秘钥生成模块、数据解析模块、异构MCU、以及数据发送接口，所述秘钥生成模块接收来自异构MCU的加密秘钥请求，生成秘钥，并通过数据解析模块将秘钥发送给异构MCU，异构MCU完成对明文加密，通过数据发送接口将秘文下发给用户。本发明通过支持动态异构MCU处理器向秘钥生成模块索取相同的秘钥，保持了秘钥数据一致性；同时MCU请求中加入时间戳信息，引入索引向量中，可以高效的满足动态异构冗余架构秘钥的数据一致性。
-
公开(公告)号：CN111770074B
公开(公告)日：2022-03-18
申请号：CN202010584055.7
申请日：2020-06-23
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
Abstract: 本公开提供了一种数据通路测试报文生成装置与方法。该装置的一具体实施方式包括：寄存器、控制模块、存储器控制逻辑、存储器、用户总线格式数据生成逻辑，该方法包括：寄存器检测启动报文生成触发信号，触发控制模块启动报文生成；控制模块从寄存器读取报文生成控制参数，按照报文生成控制参数触发存储器控制逻辑读取报文数据；存储器控制逻辑从存储器中读取报文数据并将报文数据发送给总线格式数据生成逻辑；总线格式生成逻辑将收到的报文数据封装成符合外部总线格式的总线报文数据并输出给外部线。该实施方式实现的数据通路测试报文生成装置和方法，逻辑简单易用、兼容多种协议类型及报文格式、能够完成基本的数据通路完整性测试。
-
-
-
-
-
-
-
-
-
Search Results
32
records
(took 0.055 seconds)
