-
公开(公告)号：CN118427027B
公开(公告)日：2024-10-18
申请号：CN202410895181.2
申请日：2024-07-05
申请人： 天津普智芯网络测控技术有限公司
IPC分类号： G06F11/22 , G06F11/263
摘要： 本发明提供一种Pattern文件快速显示方法，包括含有分区表信息、文件信息、TimeSet信息、PinList信息、标号信息、子函数标号信息、向量信息、子函数向量信息和文件结尾信息的Pattern文件；上述九个信息分别存储于九个数据区内，读取分区表信息以显示访问框架和各数据区的起始地址；确定向量信息内子向量总数并划分成若干向量块，计算每个向量块的起始地址；依据访问框架查阅pattern文件，通过数据区或向量块的起始地址读取对应数据并显示。本发明能够采用分块读取的方式，快速显示用户需要修改的内容，降低大内存Pattern文件的显示延迟。
-
公开(公告)号：CN118444972A
公开(公告)日：2024-08-06
申请号：CN202410902715.X
申请日：2024-07-08
申请人： 天津普智芯网络测控技术有限公司
摘要： 本发明提供一种多FPGA程序同步配置方法和系统，包括，步骤一，ZYNQ单元读取SD模块内配置数据以获取同内存大小的存储区，下载SD模块内配置数据至存储区；步骤二，配置数据包括记载若干程序文件的第一BIN文件，ZYNQ单元读取存储区并获取程序文件的地址信息，再通过slave serial的在线升级模式将程序文件写入对应外设FPGA。本发明能够高效快速的同步配置多个外设FPGA程序，提高外设FPGA程序配置的灵活性和效率。
-
公开(公告)号：CN114994563A
公开(公告)日：2022-09-02
申请号：CN202210768604.5
申请日：2022-06-30
申请人： 天津普智芯网络测控技术有限公司
IPC分类号： G01R31/40
摘要： 本发明提供电源测试系统，包括验证母板和验证子板，验证母板包括FPGA主控模块和继电器阵列，FPGA主控模块用于接收来自上位机的直流信号，通过FPGA主控模块向继电器阵列输出控制信号以控制相应通路控制电路选通，从而实现相应测试电路的接通，验证母板外接有仪器仪表用于将外部激励信号进行整合，整合后的激励信号经由子母板连接器传输至验证子板。本发明FPGA主控模块经由对插连接器接入验证母板，接收上位机发出的指令控制验证母板继电器阵列对应的继电器通断，从而实现相应测试电路的接通，以实现不同测试电路的切换，满足了被测器件的不同测试功能需求。
-
公开(公告)号：CN117764120B
公开(公告)日：2024-07-16
申请号：CN202410194678.1
申请日：2024-02-22
申请人： 天津普智芯网络测控技术有限公司
IPC分类号： G06N3/0464 , G06N3/048 , G06N3/084 , G06V10/764 , G06V10/82
摘要： 本发明提供一种可降低单粒子故障影响的图片识别方法，包括，步骤一，确定关键神经元，通过对抗样本进行梯度攻击以确定图片识别架构中所有关键神经元；步骤二，确定关键路径，图片识别架构的每层均添加mask参数，以获取每层内单个路径的mask输出，设定mask阈值，依据mask阈值确定与关键神经元连接的关键路径分布；步骤三，分担权重，为关键神经元添加若干冗余神经元，冗余神经元上构建与对应关键神经元相同连接关系的关键路径，使用L2正则化为冗余神经元和对应关键神经元重新配置权重。本发明能够提高图片识别架构的抗单粒子干扰能力。
-
公开(公告)号：CN115905071B
公开(公告)日：2023-07-07
申请号：CN202310221583.X
申请日：2023-03-09
申请人： 天津普智芯网络测控技术有限公司
IPC分类号： G06F13/38 , H04L43/0852 , G06F13/42
摘要： 本发明提供一种高速高精度的数据传输系统和方法，包括有接收高速的串行数据并转换成低速的并行数据，依据并行数据其每路数据到达采样口时间获取每路数据的延时值，依据延时值调整每路数据的输出延时，接收端同步接收并行数据。本发明能够使控制模块高速高精度的获取的待测模块反馈数据，以便控制模块及时给待测芯片反馈，有效的缩短待测芯片其测试时间，同时提高了传输数据的准确性。
-
公开(公告)号：CN115616388A
公开(公告)日：2023-01-17
申请号：CN202211161768.8
申请日：2022-09-20
申请人： 天津普智芯网络测控技术有限公司
IPC分类号： G01R31/3181 , G01R31/3185
摘要： 本发明提供运放测试系统管脚识别自学习方法，包括选取测试芯片其一管脚为当前测试管脚，其余管脚为当前待测管脚，输入第一测试指令，输出电压满足第一判定条件时，标记最低参考电位管脚和未知管脚；输入第二测试指令，输出电压满足第二判定条件时，标记电源管脚和未知管脚；依据测试芯片的管脚排布约束条件剔除管脚并得到运算放大器功能管脚；从中选两个短接，向剩余管脚输入正弦信号，当得到波形幅值相同，相位相同时，定义输入端和输出端，然后进行反向一倍放大测试过程以得到正相输入端和反相输入端对应位置。本发明通过逻辑判断就能够自动识别测试芯片各管脚功能配置定义。
-
公开(公告)号：CN118796778A
公开(公告)日：2024-10-18
申请号：CN202411280411.0
申请日：2024-09-13
申请人： 天津普智芯网络测控技术有限公司
IPC分类号： G06F16/16 , G06F3/06 , G06F16/17 , G06F16/174 , G01R31/319 , G01R31/3183
摘要： 本发明提供一种pattern文件的生成方法，包括记载不同引脚其测试向量的向量文件，所述向量文件包括若干顺序排列的行向量；所述行向量内设有用于快速跳转的标签码和使若干行向量循环输出的操作码，包括与被测芯片连接的测试芯片和存储向量文件的外挂内存，所述测试芯片存储有子程序，所述子程序与向量文件共同构成被测芯片的pattern文件。本发明能够极大的节省pattern文件的存储空间，提高pattern文件的下发速度和解析速度。
-
公开(公告)号：CN117787349A
公开(公告)日：2024-03-29
申请号：CN202410200659.5
申请日：2024-02-23
申请人： 天津普智芯网络测控技术有限公司
IPC分类号： G06N3/0464 , G06N3/08 , G06V10/764 , G06V10/82
摘要： 本发明提供一种适用边缘设备的图片识别架构和设备，包括MTCNN模型，所述MTCNN模型包括P‑Net网络、R‑Net网络和O‑Net网络，所述P‑Net网络、R‑Net网络和O‑Net网络内通过GhostNet网络替换卷积计算，以节省参数。本发明使MTCNN模型仅增加少量参数，即可大大提高MTCNN模型的识别精度，方便修改后的MTCNN模型部署至边缘设备。
-
公开(公告)号：CN115662491A
公开(公告)日：2023-01-31
申请号：CN202211353335.2
申请日：2022-10-28
申请人： 天津普智芯网络测控技术有限公司
IPC分类号： G11C29/56
摘要： 本发明提供一种SRAM单粒子翻转故障模拟测试系统和方法，包括有用于配置若干组写入SRAM内的准确数据集的信息配置模块和用于往SRAM内写入、擦除和读取随机棋盘格的信息读写模块，所述准确数据集内数据依据SRAM内地址成棋盘格排列，所述信息配置模块和信息读写模块均连接有用于数据比较的并给出比较结果的FPGA，FPGA连接有上位机，所述FPGA定时往上位机传输比较结果，所述上位机包括有用于显示SRAM故障情况的PC端和示波器。本发明能够测试SRAM持续受单粒子轰击时性能的变化情况。
-
公开(公告)号：CN117764120A
公开(公告)日：2024-03-26
申请号：CN202410194678.1
申请日：2024-02-22
申请人： 天津普智芯网络测控技术有限公司
IPC分类号： G06N3/0464 , G06N3/048 , G06N3/084 , G06V10/764 , G06V10/82
摘要： 本发明提供一种可降低单粒子故障影响的图片识别架构，包括，步骤一，确定关键神经元，通过对抗样本进行梯度攻击以确定图片识别架构中所有关键神经元；步骤二，确定关键路径，图片识别架构的每层均添加mack参数，以获取每层内单个路径的mack输出，设定mack阈值，依据mack阈值确定与关键神经元连接的关键路径分布；步骤三，分担权重，为关键神经元添加若干冗余神经元，冗余神经元上构建与对应关键神经元相同连接关系的关键路径，使用L2正则化为冗余神经元和对应关键神经元重新配置权重。本发明能够提高图片识别架构的抗单粒子干扰能力。
-
-
-
-
-
-
-
-
-
搜索结果
17 条记录 (耗时 0.038 秒)
