公开(公告)号：CN116434794B

公开(公告)日：2023-09-29

申请号：CN202310410709.8

申请日：2023-04-18

Applicant: 安徽大学

Inventor： 朱童 ,  姜瑞齐 ,  王慧

IPC: G11C7/06 ,  G11C7/08 ,  G11C11/419

Abstract: 本发明涉及集成电路技术领域，更具体的，涉及基于下交叉耦合的自适应关断型SRAM灵敏放大器电路，以及基于该电路设计的灵敏放大器模块。本发明提供了基于下交叉耦合的自适应关断型SRAM灵敏放大器电路，结构简洁明了，方便实现。本发明采用下交叉耦合部与输入电路部并联的结构，避免了VDD到地串联过多MOS管导致输出电压余量较小的问题，同时实现了核心的数据放大功能。本发明采用自关断位线部来根据输出节点A0、A1电压变化，自适应地切断非目标位线与相应输入电路部中间节点的连接，断开非目标位线对输出节点的影响，从而降低失调电压和放大延时。

公开(公告)号：CN115964016A

公开(公告)日：2023-04-14

申请号：CN202310126689.1

申请日：2023-02-07

Applicant: 安徽大学

Inventor： 郭嘉琦 ,  柏苏 ,  朱童 ,  姜瑞齐

IPC: G06F7/527

Abstract: 本发明涉及集成电路设计技术领域，更具体的，涉及基于边沿传输延迟的存算单元电路，和采用该种单元电路构建的多比特时域的乘累加计算电路。本发明的存算单元电路包括两个SRAM存储部、延迟计算单元、位线联通开关。其中，两个SRAM存储部用于存储计算时需要的权重，并提供2bit权重作为乘数。延迟计算单元采用了由四个局部延时单元，每个局部延时单元可以计算2bit权重乘2bit输入，使延迟计算单元可以计算2bit权重乘8bit输入，以提高计算效率。此外，在局部延时单元中添加用于规范边沿信号的反相器，提高单元延迟和时域累加的准确性。

公开(公告)号：CN116434794A

公开(公告)日：2023-07-14

申请号：CN202310410709.8

申请日：2023-04-18

Applicant: 安徽大学

Inventor： 朱童 ,  姜瑞齐 ,  王慧

IPC: G11C7/06 ,  G11C7/08 ,  G11C11/419

Abstract: 本发明涉及集成电路技术领域，更具体的，涉及基于下交叉耦合的自适应关断型SRAM灵敏放大器电路，以及基于该电路设计的灵敏放大器模块。本发明提供了基于下交叉耦合的自适应关断型SRAM灵敏放大器电路，结构简洁明了，方便实现。本发明采用下交叉耦合部与输入电路部并联的结构，避免了VDD到地串联过多MOS管导致输出电压余量较小的问题，同时实现了核心的数据放大功能。本发明采用自关断位线部来根据输出节点A0、A1电压变化，自适应地切断非目标位线与相应输入电路部中间节点的连接，断开非目标位线对输出节点的影响，从而降低失调电压和放大延时。

公开(公告)号：CN116038650B

公开(公告)日：2023-07-11

申请号：CN202310337642.X

申请日：2023-03-31

Applicant: 安徽大学

Inventor： 朱童 ,  姜瑞齐 ,  王慧

IPC: B25J5/00

Abstract: 本发明涉及图书馆配套设备技术领域，特别是涉及一种基于FPGA的图书管理机器人。本发明基于FPGA设计，预先将图书存放信息进行数字化，通过选定图书操作生成信号，以确定出移动路径，然后通过读取RFID信息确定正确的存放书架、通过对标识图处理来核对出正确的图书信息以及图书坐标，进而通过控制机械臂进行图书抓取，实现了对图书的自动化、主动化、准确率高地找寻。

公开(公告)号：CN116038650A

公开(公告)日：2023-05-02

申请号：CN202310337642.X

申请日：2023-03-31

Applicant: 安徽大学

Inventor： 朱童 ,  姜瑞齐 ,  王慧

IPC: B25J5/00

Abstract: 本发明涉及图书馆配套设备技术领域，特别是涉及一种基于FPGA的图书管理机器人。本发明基于FPGA设计，预先将图书存放信息进行数字化，通过选定图书操作生成信号，以确定出移动路径，然后通过读取RFID信息确定正确的存放书架、通过对标识图处理来核对出正确的图书信息以及图书坐标，进而通过控制机械臂进行图书抓取，实现了对图书的自动化、主动化、准确率高地找寻。