基于10T-SRAM的带符号乘法与乘累加运算电路

    公开(公告)号:CN117608519B

    公开(公告)日:2024-04-05

    申请号:CN202410094858.2

    申请日:2024-01-24

    Abstract: 本发明属于静态随机存储器领域,具体涉及一种基于10T‑SRAM的带符号乘法与乘累加运算电路及其芯片。基本电路由8个NMOS管和2个PMOS管构成。P0、P1和N0~N3构成实现数据存储功能的基本单元;其余构成计算单元。其中,N4和N6的栅极连接在存储节点Q上,N4与N5的漏极相连;N6与N7的漏极相连;N4的源极与位线BL相连;N6的源极连接位线BLB。N5、N7的源极接VSS。N5的栅极连接正相输入字线;N5的栅极连接负相输入字线。本发明方案提供独立的数据读通道实现读写分离,能够防止传统6T‑SRAM开启多行而引起的读破坏问题,并且可以同时支持带符号数和无符号数间的多比特乘法和乘累加运算。

    基于10T-SRAM的带符号乘法与乘累加运算电路

    公开(公告)号:CN117608519A

    公开(公告)日:2024-02-27

    申请号:CN202410094858.2

    申请日:2024-01-24

    Abstract: 本发明属于静态随机存储器领域,具体涉及一种基于10T‑SRAM的带符号乘法与乘累加运算电路及其芯片。基本电路由8个NMOS管和2个PMOS管构成。P0、P1和N0~N3构成实现数据存储功能的基本单元;其余构成计算单元。其中,N4和N6的栅极连接在存储节点Q上,N4与N5的漏极相连;N6与N7的漏极相连;N4的源极与位线BL相连;N6的源极连接位线BLB。N5、N7的源极接VSS。N5的栅极连接正相输入字线;N5的栅极连接负相输入字线。本发明方案提供独立的数据读通道实现读写分离,能够防止传统6T‑SRAM开启多行而引起的读破坏问题,并且可以同时支持带符号数和无符号数间的多比特乘法和乘累加运算。

    一种多入多出稀疏化天线

    公开(公告)号:CN113690590A

    公开(公告)日:2021-11-23

    申请号:CN202110973840.6

    申请日:2021-08-23

    Applicant: 安徽大学

    Abstract: 本发明公开一种多入多出稀疏化天线,包括若干多入多出天线子阵,多入多出天线子阵稀疏化设置,多入多出天线子阵包括4个非稀疏化设置的发射子阵与1个稀疏化设置的接收子阵,发射子阵和接收子阵之间设置有间隙,间隙内设置有周期性分布的平面人工磁导体结构;本发明提出的天线阵列具有很好的扩展性;发射子阵与接收子阵阵面相比天线阵列较小,更容易加工实现,而且发射子阵和接收子阵可进行模块化设计,可显著降低天线阵列加工复杂度、降低成本;采用此布阵方法,可有效抑制稀疏化布阵引起的方向图栅瓣,特别适合毫米波雷达天线,如毫米波汽车雷达、人体安检仪等,具有较高的工程应用价值。

    一种多入多出稀疏化天线

    公开(公告)号:CN113690590B

    公开(公告)日:2023-07-18

    申请号:CN202110973840.6

    申请日:2021-08-23

    Applicant: 安徽大学

    Abstract: 本发明公开一种多入多出稀疏化天线,包括若干多入多出天线子阵,多入多出天线子阵稀疏化设置,多入多出天线子阵包括4个非稀疏化设置的发射子阵与1个稀疏化设置的接收子阵,发射子阵和接收子阵之间设置有间隙,间隙内设置有周期性分布的平面人工磁导体结构;本发明提出的天线阵列具有很好的扩展性;发射子阵与接收子阵阵面相比天线阵列较小,更容易加工实现,而且发射子阵和接收子阵可进行模块化设计,可显著降低天线阵列加工复杂度、降低成本;采用此布阵方法,可有效抑制稀疏化布阵引起的方向图栅瓣,特别适合毫米波雷达天线,如毫米波汽车雷达、人体安检仪等,具有较高的工程应用价值。

Patent Agency Ranking