-
公开(公告)号：CN116434814A
公开(公告)日：2023-07-14
申请号：CN202310357738.2
申请日：2023-04-06
摘要： 本发明提出了一种仿真测试中闪存地址管理方法，包括：分别建立第一数组以及第二数组；写操作时，在闪存中随机获取可用块地址以及可用字线地址，作为第一笔写操作对应的第一卷中第一存储矩阵中的块地址以及字线地址；随后每笔写操作中，在第一卷中第一存储矩阵中的块地址以及字线地址绕圈依次累加；将每笔写操作对应的实际卷地址、实际存储矩阵地址、实际块地址、实际字线地址分别对应存储至第一数组、第二数组中；根据第一数组、第二数组分别存储的地址信息，进行读操作，以降低在闪存中仿真测试过程中出现的读空页次数，本发明还提出了一种仿真测试中闪存地址管理装置、设备及介质，有效地降低在闪存中仿真测试过程中出现的读空页次数。
-
公开(公告)号：CN115394341A
公开(公告)日：2022-11-25
申请号：CN202211052286.9
申请日：2022-08-31
发明人： 王雷
IPC分类号： G11C29/18
摘要： 本发明提供了一种提高NAND Flash读写操作验证效率的方法和系统，方法包括：选择随机的次数或者选择遍历整个NADN Flash地址；通过命令选择进入SLC模式或TLC模式；若选择SLC模式，通过系统中的SLC地址模型，直接返回字线地址，并标记已经使用过的地址；若选择TLC模式，通过系统中的TLC地址模型，先返回此字线包含的页数和可以进行的读写方式，用户根据页数选择进行相应的SLC、MLC、TLC读写操作；输出字线地址，并标记已经使用过的地址；根据标记过的地址，对未标记的地址继续随机直至遍历整个NAND的地址或达到指定的随机次数。本发明实现了在对NAND Flash进行读写操作时，实现地址可随机，自主定义随机次数，快速覆盖所有地址的功能，提高验证的效率。
-
公开(公告)号：CN117521568A
公开(公告)日：2024-02-06
申请号：CN202311606363.5
申请日：2023-11-28
IPC分类号： G06F30/33 , G06F30/327
摘要： 本发明公开了一种参考模型生成方法、装置、设备及存储介质，涉及芯片验证技术领域，包括：基于功能覆盖点建立寄存器传输级内部变量与激励内部变量之间的目标映射关系；根据获取到的目标寄存器传输级内部变量读取出目标寄存器传输级文件，对目标寄存器传输级文件进行分析以确定目标寄存器传输级内部变量所参与的目标运算逻辑算法；根据目标映射关系确定获取到的目标激励内部变量与目标运算逻辑算法之间的联系；根据外部输入的目标信息和上述联系生成验证平台所需的目标参考模型。本发明通过激励内部变量与寄存器传输级内部变量的映射，生成参考模型，从而节省模块级验证时编写参考模型所需的时间和人力成本，提高了芯片验证的效率。
-
公开(公告)号：CN117076342A
公开(公告)日：2023-11-17
申请号：CN202311095083.2
申请日：2023-08-29
摘要： 本发明提出了闪存写操作中兼容不连续地址的方法、系统、设备和介质，该方法包括：接收地址调用指令，将目标闪存的不连续地址存入数组中；随机选取数组索引值作为目标闪存中字线地址；将块地址随机；存储第一写操作的字线地址和块地址。一次写操作完成后，继续接收地址调用，如果判断块地址小于块地址阈值，且目标闪存地址不连续，则块地址加一，字线地址不变，在块地址到达最大值后块地址归零，索引值加一获取对应的字线地址，存储多次写操作的字线地址和块地址。基于该方法，还提出了闪存写操作中兼容不连续地址的系统、设备和介质。本发明实现了不连续地址的写操作，增强了地址管理方法的兼容性，多笔操作的地址累加处理可以对闪存全面的测试。
-
公开(公告)号：CN116955263A
公开(公告)日：2023-10-27
申请号：CN202310905595.4
申请日：2023-07-21
摘要： 本申请实施例提供了一种波形信号值的检查方法，所述方法包括：输入波形文件；其中，所述波形文件包含待检查的波形信号；确定所述待检查的波形信号的开始时间以及结束时间；基于所述开始时间以及所述结束时间，确定所述待检查的波形信号存在，并确定所述开始时间以及所述结束时间未超过预设时间范围；输入总线协议地址和数据检查的规则，基于所述数据检查的规则对所述待检查的波形信号进行检查计算。不需要手动计算波形信号值，而是通过把波形文件的信号抽取生成文本文件，通过提取相关的信号值，然后检查结果值。可以提过计算的准确性，减少检查时间，提高验证的效率。解决了以往通过波形手动的计算出结果值，计算速度慢，验证的效率低的问题。
-
-
-
-
搜索结果
5 条记录 (耗时 0.06 秒)
