-
公开(公告)号：CN118519959B
公开(公告)日：2024-11-12
申请号：CN202410995609.0
申请日：2024-07-24
申请人： 山东航天电子技术研究所
摘要： 本发明属于星载及弹载计算机系统技术领域，具体公开了一种多用途通用性数据处理与控制SiP微系统；包括基于SiP技术集成封装于一体的CPU、CPU数据存储单元、FPGA、CPU内部高可靠程序存储单元和FPGA内部配置储存单元，CPU外部大容量程序储存单元，FPGA外部配置控制单元，FPGA外部配置储存单元，以及FPGA配置切换开关；所述CPU与所述CPU数据存储单元连接，所述CPU与所述FPGA连接；所述FPGA内设置有通过IP逻辑实现的CPU地址/数据锁存单元、CPU程序加固单元和CPU启动模式选择单元。此微系统可以根据应用需要，通过向FPGA中加载各种控制IP核或功能配置程序可以实现系统功能的重构，满足低轨卫星、弹载平台等需求，解决现有星载、弹载等微系统产品通用性和灵活性较差的问题。
-
公开(公告)号：CN117791530A
公开(公告)日：2024-03-29
申请号：CN202311874035.3
申请日：2023-12-28
申请人： 山东航天电子技术研究所
IPC分类号： H02H9/02
摘要： 本发明提供了一种具备温度补偿功能的过流自动保护器电路，包括：Vin输入端、G输入端、RESET信号输入端、OFF信号输入端、Vout输出端、电容C1、电阻R6、稳压二极管D1、MOS管Q3、电阻R7、电阻R1、电阻R2、三极管Q1、电阻R5、电阻R4、三极管Q2、电阻R8、电阻R9、电阻R3。当RESET端信号有效时，MOS管Q3导通，给负载供电，当OFF端信号有效时，MOS管Q3关断，负载断电，当负载过流时，MOS管Q3自动关闭且保持锁定状态，直到RESET端信号有效时，MOS管Q3再次开通。本发明将MOS管两端的电压差作为过流保护阈值，无需使用精密电阻，当过流值达到保护阈值后自动关断并锁定，通过RESET端实现再次开启，无需二次供电，设置温度补偿电路补偿MOS管的Rds正温度特性，使过流保护阈值保持恒定。
-
公开(公告)号：CN115790838A
公开(公告)日：2023-03-14
申请号：CN202211547007.6
申请日：2022-12-05
申请人： 山东航天电子技术研究所
摘要： 本发明属于光电测量技术领域，提供一种基于HTCC的光子电源测量模块，其包括光子电源、处理器单元、无线发射模块和有线接口模块。本发明的光子电源测量模块采用HTCC封装激光电池结构，热导率较高，耐高温，可适应工作激光功率密度范围宽；具有选择性透过膜，可以进行波长选择，消除其它杂散光的影响；本发明基于激光电池光电转换特性测量激光强度，利用HTCC陶瓷基板背面的热敏电阻测量光子电源的温度，测量准确性高。本发明的大光斑测试系统采用若干光子电源测量模块组成分布式阵列，可以灵活布局测量阵列的大小，满足不同测量分辨率的要求，测量光斑面积可以达到数十米至百米的测量范围。
-
公开(公告)号：CN112151477A
公开(公告)日：2020-12-29
申请号：CN202010843681.3
申请日：2020-08-20
申请人： 山东航天电子技术研究所
IPC分类号： H01L23/367 , H01L23/46 , H01L23/467 , H01L23/49 , H01L23/02
摘要： 本发明公开了系统级封装外壳及应用，该系统级封装外壳包括外壳和盖板，所述外壳开设上下贯通的通孔，所述通孔下端开口处设有热沉；所述外壳设有引脚，所述盖板包括上盖板和下盖板，分别设于所述外壳的顶部和底部，与外壳组成封装壳体；其散热性好，实现了散热路径的多样化和高效性；增加了有效封装面积，缩小了封装体积，实现了系统级封装的小型化和高密度封装；引脚的灵活排布，有效地利用空间，引脚最多可排布2000个，实现高密度引脚的引出，提高了封装密度；热沉的设置有效防止了通孔变形和下盖板下陷坍塌，有效地增加了系统级封装的结构可靠性；适用于便携式计算设备、通讯设备、存储设备等的系统级封装模块中。
-
公开(公告)号：CN118519959A
公开(公告)日：2024-08-20
申请号：CN202410995609.0
申请日：2024-07-24
申请人： 山东航天电子技术研究所
摘要： 本发明属于星载及弹载计算机系统技术领域，具体公开了一种多用途通用性数据处理与控制SiP微系统；包括基于SiP技术集成封装于一体的CPU、CPU数据存储单元、FPGA、CPU内部高可靠程序存储单元和FPGA内部配置储存单元，CPU外部大容量程序储存单元，FPGA外部配置控制单元，FPGA外部配置储存单元，以及FPGA配置切换开关；所述CPU与所述CPU数据存储单元连接，所述CPU与所述FPGA连接；所述FPGA内设置有通过IP逻辑现实的CPU地址/数据锁存单元、CPU程序加固单元和CPU启动模式选择单元。此微系统可以根据应用需要，通过向FPGA中加载各种控制IP核或功能配置程序可以实现系统功能的重构，满足低轨卫星、弹载平台等需求，解决现有星载、弹载等微系统产品通用性和灵活性较差的问题。
-
公开(公告)号：CN116921795A
公开(公告)日：2023-10-24
申请号：CN202311007674.X
申请日：2023-08-11
申请人： 山东航天电子技术研究所
IPC分类号： B23K1/14 , B23K3/08 , B23K1/00 , B23K101/42
摘要： 本发明涉及集成电路封装技术领域，具体涉及一种适用于针栅阵列陶瓷封装的平行缝焊方法。设计专用工装夹具，设计加工专用“异形”电极；将工装夹具安装在平行缝焊设备的载物台上；将一对“异形”电极分别安装在平行缝焊设备的水平电极轴上，将外壳安装在工装夹具的凹槽内；根据焊接起始点位置、焊接距离和电极装配位置，进行焊接轨迹模拟仿真、调试工作；将确定的工艺参数输入焊接软件，盖板与外壳预点焊固定；调整电极，实现X轴方向上的“可障碍规避”式的焊接；再次调整电极，实现Y轴方向上的“可规避障碍”式的焊接，完成全部平行缝焊。本发明电极可以实现与封接面周围障碍物的完美规避，避免焊接过程局部物理干涉、过熔、欠焊问题。
-
-
-
-
-
搜索结果
6 条记录 (耗时 0.038 秒)
