一种宇航抗闩锁电路
    1.
    发明授权

    公开(公告)号:CN105449631B

    公开(公告)日:2019-02-19

    申请号:CN201510969356.0

    申请日:2015-12-21

    IPC分类号: H02H3/087

    摘要: 本发明公开了一种宇航抗闩锁电路。使用本发明能够有效解决大电流模块的抗锁定问题,电路简单可靠,元器件数量少,方便多路大量集成使用。本发明首先采用高性能运算放大器和采样电阻完成负载电流信号的采样,将负载电流信号转化为对应的电压量,并通过一阶RC电路完成限流时间设置,然后将该电压量与预先设置的限流电压量进行比较,进而控制电源模块的使能端,完成电源模块的加断电控制,实现对负载的保护。

    一种支持混合复杂任务的多核并行调度方法

    公开(公告)号:CN116880989A

    公开(公告)日:2023-10-13

    申请号:CN202310951290.7

    申请日:2023-07-31

    IPC分类号: G06F9/48 G06F9/50

    摘要: 本发明属于嵌入式实时操作系统开发技术领域,提供一种支持混合复杂任务的多核并行调度方法。包括基于推测多任务自动并行的步骤S1;面向多核资源动态调度的步骤S2;软件冗余多模执行的步骤S3。本发明提出的支持混合复杂任务的多核并行调度方法针对实时操作系统,能够实时监控复杂混合任务的并行性和多核资源的利用率情况,对并行度高的单个任务进行自动多任务并行,根据并行度分配合理数量的空闲处理器核资源,实现性能和资源利用的全局最优。

    一种高压快沿脉冲源
    3.
    发明公开

    公开(公告)号:CN108183623A

    公开(公告)日:2018-06-19

    申请号:CN201711275885.6

    申请日:2017-12-06

    IPC分类号: H02M9/02 H02M3/156

    CPC分类号: H02M11/00 H02M3/156

    摘要: 本发明公开了一种高压快沿脉冲源,一种能够保证稳定的电压可调直流高压输出的脉冲源电路。脉冲源包括:高压产生电路、高压开关、采样电路、控制电路以及触发电路;高压产生电路用于产生恒定的直流高压输入至高压开关;采样电路对高压开关电路的电流进行采样,获得采样信号;控制电路,用于产生设定频率的脉冲输入到触发电路;还用于产生控制信号给高压产生电路,控制信号用于调节高压产生电路的振荡频率;控制电路还用于,接收采样信号,依据采样信号设置控制信号;触发电路依据设定频率的脉冲控制高压开关的通断;高压开关在接通时对直流高压进行输出。

    一种宇航抗闩锁电路
    4.
    发明公开

    公开(公告)号:CN105449631A

    公开(公告)日:2016-03-30

    申请号:CN201510969356.0

    申请日:2015-12-21

    IPC分类号: H02H3/087

    摘要: 本发明公开了一种宇航抗闩锁电路。使用本发明能够有效解决大电流模块的抗锁定问题,电路简单可靠,元器件数量少,方便多路大量集成使用。本发明首先采用高性能运算放大器和采样电阻完成负载电流信号的采样,将负载电流信号转化为对应的电压量,并通过一阶RC电路完成限流时间设置,然后将该电压量与预先设置的限流电压量进行比较,进而控制电源模块的使能端,完成电源模块的加断电控制,实现对负载的保护。

    一种航天器多机协同网络化容错方法

    公开(公告)号:CN115826435A

    公开(公告)日:2023-03-21

    申请号:CN202211544393.3

    申请日:2022-12-04

    IPC分类号: G05B17/02

    摘要: 本发明涉及半实物仿真技术领域,提供一种航天器多机协同网络化容错方法,其包括如下的步骤:在面向对象的分布计算模型的基础上,建立面向冗余服务的管理框架AMA,采用三层结构实现对分布计算环境中冗余服务的管理;并采用检查点检测方式与心跳检测方式相结合,对可能的故障点进行检测;本发明在面向对象的分布计算模型的基础上,建立了面向冗余服务的管理框架AMA,采用三层结构实现了对分布计算环境中冗余服务的有效管理,AMA管理框架降低了产生系统瓶颈的可能性,同时也降低了系统管理的复杂度。对冗余服务管理系统中的存在单点失效问题进行了分析,并改进了故障检测的方法。

    一种FPGA重构时的资源调度和管理方法

    公开(公告)号:CN117215743A

    公开(公告)日:2023-12-12

    申请号:CN202311111044.7

    申请日:2023-08-31

    IPC分类号: G06F9/48 G06F9/50

    摘要: 本发明属于FPGA资源调度技术领域,具体涉及一种FPGA重构时的资源调度和管理方法,具体过程包括:设备预分区和任务映射,在编译时对可重构芯片进行预分区,并通过将其映射到特定可重构区域RR来实现每个硬件任务的步骤;获取任务的执行顺序及其依赖关系信息的步骤;计算软件和硬件任务的各自执行时间,以及硬件任务的重新配置时间的步骤等。本发明选择适当的硬件处理单元即可重构区域加载和执行特定的硬件任务,或者激活软件处理单元,以执行任务的软件版本。硬件任务作为可重构模块实现,存储在比特流存储库中。通过实例验证,本发明大大提高了任务的总体执行效率。

    一种MEMS振镜的驱动控制装置
    7.
    发明公开

    公开(公告)号:CN115356846A

    公开(公告)日:2022-11-18

    申请号:CN202210987522.X

    申请日:2022-08-17

    IPC分类号: G02B26/08

    摘要: 本发明属于MEMS振镜领域,特别涉及一种MEMS振镜的驱动控制装置及方法。包括通信接口电路、控制电路、数/模转换电路、低通滤波电路、信号放大电路、高压产生电路;数/模转换电路、低通滤波电路和信号放大电路依次连接,信号放大电路输出端连接MEMS振镜上;控制电路的输出端分别连接数/模转换电路、低通滤波电路和高压产生电路;高压产生电路的输出端连接信号放大电路,同时连接高压释放电路;复位电路输出端分别连接控制电路和高压释放电路;通信接口电路连接控制电路。控制电路通过配置复位管理电路以及在程序中进行三模冗余等方式来提供其可靠性,可以长时间的正常稳定工作,并且可以根据实际需求根据指令调整输出驱动信号的频率和占空比。

    一种软件控制的基于FPGA的内存数据容错系统及方法

    公开(公告)号:CN115237646A

    公开(公告)日:2022-10-25

    申请号:CN202210790851.5

    申请日:2022-07-05

    IPC分类号: G06F11/07

    摘要: 本发明涉及星载计算机内存数据容错领域,具体涉及一种软件控制的基于FPGA的内存数据容错系统及方法。内存数据容错系统包括控制器端DIMM接口、FPGA和设备端DIMM接口;所述FPGA上设置有配置数据修改模块和容错逻辑模块,所述配置数据修改模块用于根据所述CPU的指示动态配置所述FPGA中具体容错逻辑。所述容错逻辑模块包括PHY_dev接口、命令解析模块、校验编码模块、冗余控制模块、数据/地址转换模块、故障检测模块、数据校验模块、数据选择模块和PHY_host接口。所述PHY_dev接口包括CPU命令通路和CPU数据选通通路,所述PHY_host接口包括RAM命令通路和RAM数据选通通路。本发明可以使CPU端进行内存数据的读取无需进行任何处理即可达到容错效果。

    一种小型化星上高速图像存储处理系统

    公开(公告)号:CN113436055A

    公开(公告)日:2021-09-24

    申请号:CN202110714784.4

    申请日:2021-06-25

    摘要: 本发明涉及星上信息处理技术领域,具体涉及一种小型化星上高速图像存储处理系统。包括主控模块、处理模块、电源及存储模块;所述主控模块包括FPGA及与所述FPGA相连的用于数据交换的接口单元、用于外部数据缓存的DDR内存芯片、用于将所述电源及存储模块提供的二次电源变换分配给主控模块中各组件的主控电源变换电路。本发明完成星上高分相机数据的接收、存储、在轨处理、视频压缩等功能,实现星上载荷多种模式数据的传输处理,整机重量仅1.1kg,是传统设备的1/10左右,且完整实现载荷数据的在轨存储、压缩、处理等所有功能,有效地提高了载荷数据在轨处理能力,实现载荷数据快速应用。