利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

6 条记录 (耗时 0.026 秒)

    具有非易失性逻辑阵列备份相关应用的处理装置
    1.
    发明授权
    具有非易失性逻辑阵列备份相关应用的处理装置 有权

    公开(公告)号：CN109637573B

    公开(公告)日：2023-08-15

    申请号：CN201811580481.2

    申请日：2013-09-10

    申请人： 德克萨斯仪器股份有限公司

    发明人： S·C·巴特林 ,  S·卡纳

    IPC分类号： G11C16/06 ,  H03K19/0175

    摘要： 本发明提供具有非易失性逻辑阵列备份相关应用的处理装置。一种处理装置(100)，使用多个易失性存储元件(120)操作。多个易失性存储元件(120)的N组的每组的M个易失性存储元件通过使用多路复用器(212)被连接到多个非易失性逻辑元件阵列中的N乘M大小的非易失性逻辑元件阵列(110)。多路复用器(212)连接N组中的一组到N乘M大小的非易失性逻辑元件阵列(110)以一次将来自M个易失性存储元件(120)的数据存储到N乘M大小的非易失性逻辑元件阵列(110)的一行中，或者一次将来自N乘M大小的非易失性逻辑元件阵列(110)的一行的数据写入到M个易失性存储元件(120)。相应的非易失性逻辑控制器(106)控制多路复用器(212)关于易失性存储元件(120)和非易失性存储元件(110)之间的连接的操作。

    具有非易失性逻辑阵列备份相关应用的处理装置
    3.
    发明授权
    具有非易失性逻辑阵列备份相关应用的处理装置 有权

    公开(公告)号：CN103956185B

    公开(公告)日：2019-01-18

    申请号：CN201310532311.8

    申请日：2013-09-10

    申请人： 德克萨斯仪器股份有限公司

    发明人： S·C·巴特林 ,  S·卡纳

    IPC分类号： G11C16/06 ,  H03K19/0175

    摘要： 一种处理装置(100)，使用多个易失性存储元件(120)操作。多个易失性存储元件(120)的N组的每组的M个易失性存储元件通过使用多路复用器(212)被连接到多个非易失性逻辑元件阵列中的N乘M大小的非易失性逻辑元件阵列(110)。多路复用器(212)连接N组中的一组到N乘M大小的非易失性逻辑元件阵列(110)以一次将来自M个易失性存储元件(120)的数据存储到N乘M大小的非易失性逻辑元件阵列(110)的一行中，或者一次将来自N乘M大小的非易失性逻辑元件阵列(110)的一行的数据写入到M个易失性存储元件(120)。相应的非易失性逻辑控制器(106)控制多路复用器(212)关于易失性存储元件(120)和非易失性存储元件(110)之间的连接的操作。

    非易失性逻辑阵列中基于优先级的备份
    5.
    发明授权
    非易失性逻辑阵列中基于优先级的备份 有权

    公开(公告)号：CN103678034B

    公开(公告)日：2018-11-27

    申请号：CN201310537573.3

    申请日：2013-09-10

    申请人： 德克萨斯仪器股份有限公司

    发明人： S·C·巴特林 ,  S·卡纳

    IPC分类号： G06F11/14

    摘要： 本发明涉及非易失性逻辑阵列中基于优先级的备份。处理设备基于优先级或分箱结构而选择性地只备份某些数据。在一种方法中，非易失性逻辑控制器通过在非易失性逻辑元件阵列中存储表示机器状态的少于机器状态的所有数据的一部分数据来存储机器状态。因此，非易失性逻辑控制器通过根据用于备份和恢复的第一类别来存储机器状态的第一组程序数据，并通过根据用于备份和恢复的第二类别来存储机器状态的第二组程序数据，以此在多个非易失性逻辑元件阵列中存储机器状态。