-
公开(公告)号：CN114594991A
公开(公告)日：2022-06-07
申请号：CN202111457679.3
申请日：2021-12-02
Applicant: 意法半导体股份有限公司
Abstract: 本公开的实施例涉及硬件加速器设备、对应的系统和操作方法。一种设备包括被布置在子集中的处理电路的集合，被耦合到存储器控制器的数据存储器库的集合，控制单元和互连网络。处理电路可配置为经由互连网络和存储器控制器从数据存储器库读取第一输入数据，处理第一输入数据以产生输出数据，并且经由互连网络和存储器控制器将输出数据写入数据存储器库中。硬件加速器设备包括将处理电路接口连接到互连网络的可配置的锁步控制单元的集合。每个可配置的锁步控制单元被耦合到处理电路的子集，并且被选择性地激活以在第一操作模式下操作或在第二操作模式下操作。
-
Patent Agency Ranking
公开(公告)号：CN113971260A
公开(公告)日：2022-01-25
申请号：CN202110762708.0
申请日：2021-07-06
Applicant: 意法半导体股份有限公司
IPC: G06F17/14
Abstract: 本公开的实施例涉及数字信号处理电路和对应操作方法。一种实施例电路包括：多个处理单元；多个数据存储器库，被配置为存储数据；以及多个系数存储器库，被配置为存储用于快速傅立叶变换处理的旋转因子。所述处理单元被配置为在所述FFT计算阶段中的每个FFT计算阶段处，使用突发读取存储器事务从所述数据存储器库中提取输入数据；在所述FFT计算周期中的每个FFT计算周期处，从所述系数存储器库中的不同系数存储器库中提取所述旋转因子的相应集合中的不同旋转因子；处理所述输入数据和所述旋转因子的集合以生成输出数据；以及在所述FFT计算阶段中的每个FFT计算阶段处，利用突发写入存储器事务将所述输出数据存储到所述数据存储器库中。
-
公开(公告)号：CN115144725A
公开(公告)日：2022-10-04
申请号：CN202210328777.5
申请日：2022-03-30
Applicant: 意法半导体股份有限公司
IPC: G01R31/28 , G01R31/3181
Abstract: 本公开的实施例涉及用于电子电路的测试架构，对应设备和方法。根据加载在测试激励寄存器中的测试激励信息，在测试激励发生器组中产生用于施加到至少一个被测电路的测试激励信号。测试激励寄存器中测试激励信息的加载被控制为根据经由编程接口加载到控制寄存器组中的相应控制寄存器中的测试编程信息。根据加载在所述控制寄存器中的测试编程信息来激活测试激励发生器。从所述至少一个被测电路接收的测试结果信号用于产生签名比较信号，所述签名比较信号与存储在输入签名寄存器组中的相应可编程签名参考信号进行比较，所述签名比较信号是响应于从所述测试结果信号产生的签名比较信号与所述相应参考信号不匹配而产生的。
-
公开(公告)号：CN113568851B
公开(公告)日：2024-08-20
申请号：CN202110461211.5
申请日：2021-04-27
Applicant: 意法半导体股份有限公司
Abstract: 公开了访问存储器的方法及对应电路。一种访问存储器以读取和/或写入数据的实施例方法包括生成存储器事务请求，该存储器事务请求包括对于存储器中的一组存储器位置的存储器访问请求的突发，存储器位置具有相应存储器地址。该方法还包括经由互连总线向耦接到存储器的存储器控制器电路发送第一信号和第二信号，第一信号传送存储器事务请求，第二信号传送用于将存储器访问请求的突发映射到存储器中的存储器位置的相应存储器地址上的信息。该方法还包括：根据由第二信号传送的信息，计算存储器地址的相应存储器地址，以及访问存储器地址以从存储器地址读取数据和/或将数据写入存储器地址。
-
公开(公告)号：CN113568864A
公开(公告)日：2021-10-29
申请号：CN202110466426.6
申请日：2021-04-28
Applicant: 意法半导体股份有限公司
Abstract: 本公开的实施例涉及电路、对应的设备、系统和方法。一种实施例电路包括：输入端子集合，被配置为接收携带输入数据的输入数字信号；输出端子集合，被配置为提供携带输出数据的输出数字信号；以及计算电路装置，被配置为根据输入数据产生输出数据。计算电路装置包括乘法器电路集合、加法器‑减法器电路集合、累加器电路集合以及可配置的互连网络。可配置的互连网络被配置为在至少两种处理配置中选择性地耦合乘法器电路、加法器‑减法器电路、累加器电路、输入端子以及输出端子。在第一配置中，计算电路装置被配置为根据第一功能集合计算输出数据，并且在第二配置中，计算电路装置被配置为根据不同的功能集合计算输出数据。
-
公开(公告)号：CN113568851A
公开(公告)日：2021-10-29
申请号：CN202110461211.5
申请日：2021-04-27
Applicant: 意法半导体股份有限公司
Abstract: 公开了访问存储器的方法及对应电路。一种访问存储器以读取和/或写入数据的实施例方法包括生成存储器事务请求，该存储器事务请求包括对于存储器中的一组存储器位置的存储器访问请求的突发，存储器位置具有相应存储器地址。该方法还包括经由互连总线向耦接到存储器的存储器控制器电路发送第一信号和第二信号，第一信号传送存储器事务请求，第二信号传送用于将存储器访问请求的突发映射到存储器中的存储器位置的相应存储器地址上的信息。该方法还包括：根据由第二信号传送的信息，计算存储器地址的相应存储器地址，以及访问存储器地址以从存储器地址读取数据和/或将数据写入存储器地址。
-
-
-
-
-
Search Results
6
records
(took 0.025 seconds)
