-
公开(公告)号：CN115632670A
公开(公告)日：2023-01-20
申请号：CN202211227474.0
申请日：2022-10-09
申请人： 成都信息工程大学
摘要： 本发明公开了CMOS电流复用型自振荡接收机前端，包括低噪声跨导放大电路和混频器，以及正交压控振荡器；所述低噪声跨导放大电路Gm的输入端分别为Vin+和Vin‑；所述混频器包括第一混频器和第二混频器；所述低噪声跨导放大电路Gm的输出端V1与第一混频器的输入端Vm1和第二混频器的输入端Vm3，以及正交压控振荡器QVCO的输入端VQ1连接，所述低噪声跨导放大电路Gm的输出端V2和第一混频器的输入端Vm2，与第二混频器的输入端Vm4和正交压控振荡器QVCO的输入端VQ2连接。本发明跨导器的电流被混频器、振荡器重复使用，显著降低了功耗。
-
公开(公告)号：CN114389629B
公开(公告)日：2023-06-02
申请号：CN202210184167.2
申请日：2022-02-24
申请人： 成都信息工程大学
摘要： 本发明属于射频集成电路领域，具体涉及一种CMOS射频接收机的前端电路，包括：第一无源混频器、第二无源混频器、第一跨阻放大器、第二跨阻放大器。输入的射频信号由端口VRF+和VRF‑双端输入，第一路信号经过第一无源混频器的输入端与输入本振信号LO0/2相乘，得到一个中频的基带差分电流信号，基带差分电流信号经过第一跨阻放大器得到I路的基带电压输出信号VBDI。类似地，第二无源混频器、第二跨阻放大器在差分本振信号LO1/3驱动下，得到Q路的基带电压信号VBDQ。该CMOS集成接收机前端实现了200MHz的基带带宽，且具有60dB/dec的高带外衰减度。
-
公开(公告)号：CN114650073B
公开(公告)日：2023-05-16
申请号：CN202210399185.2
申请日：2022-04-15
申请人： 成都信息工程大学
摘要： 本发明属于射频集成电路技术领域，具体涉及一种射频接收机的线性化校正方法及装置。本发明，包括：射频接收机、有源合路器、二阶互调分量发生器、幅度调节器、相位调节器、基带乘法器、模拟开关；输入差分射频信号经过主路径和校正支路的放大处理，得到差分线性基带信号输出；在校正支路中，由二阶互调分量发生器将输入射频信号转化为二阶互调产物，并进行幅度相位的调理，然后与主路径接收机的输出信号做乘法运算得到调理后的三阶互调失真分量；此三阶互调失真分量与接收机输出信号中的三阶失真分量经过有源合路器的叠加而在最后的输出信号中抵消。本发明抑制了信号中的失真，提升了线性基频项，实现了更高的信噪比和通信效果。
-
公开(公告)号：CN114389629A
公开(公告)日：2022-04-22
申请号：CN202210184167.2
申请日：2022-02-24
申请人： 成都信息工程大学
摘要： 本发明属于射频集成电路领域，具体涉及一种CMOS射频接收机的前端电路，包括：第一无源混频器、第二无源混频器、第一跨阻放大器、第二跨阻放大器。输入的射频信号由端口VRF+和VRF‑双端输入，第一路信号经过第一无源混频器的输入端与输入本振信号LO0/2相乘，得到一个中频的基带差分电流信号，基带差分电流信号经过第一跨阻放大器得到I路的基带电压输出信号VBDI。类似地，第二无源混频器、第二跨阻放大器在差分本振信号LO1/3驱动下，得到Q路的基带电压信号VBDQ。该CMOS集成接收机前端实现了200MHz的基带带宽，且具有60dB/dec的高带外衰减度。
-
公开(公告)号：CN114070266B
公开(公告)日：2024-06-28
申请号：CN202111361091.8
申请日：2021-11-17
申请人： 成都信息工程大学
摘要： 本发明公开一种CMOS环形1/4占空比高速时钟电路，应用于射频集成电路领域，针对现有的时钟电路无法满足高速、低功耗的使用需求的问题；本发明采用基于静态锁存器的逻辑门级和反相器缓冲级，由4个逻辑门级进行首尾交叉顺序连接构成一个环状结构，在环状结构的P1‑4节点连接反相器缓冲级INV1‑4；所述逻辑门级包括静态锁存器SL1和与非门A1；静态锁存器SL1由两个与非门G2G4交叉连接构成，反相器缓冲级用于输出1/4占空比信号，同时又可以提升负载的驱动能力。
-
公开(公告)号：CN116566408A
公开(公告)日：2023-08-08
申请号：CN202310534727.7
申请日：2023-05-12
申请人： 成都信息工程大学
摘要： 本发明公开了一种基于变压器的噪声消除结构接收机前端电路，包括低噪声跨导放大电路、无源混频器、跨阻放大器。本发明设置的低噪声跨导放大电路使用共源共栅cascode级联结构，不仅实现了噪声消除，而且cascode级联实现了两路差分电流的输出，在输入端采用变压器耦合的方式，增加输入端的等效跨导达到功耗减少效果，基带跨阻放大器使用两级结构，辅以前馈补偿获得大的带宽，另外，该接收机在射频频率5.5‑6.5GHz范围内达到的基带带宽为220MHz，且噪声系数低于2.45dB。
-
公开(公告)号：CN114070266A
公开(公告)日：2022-02-18
申请号：CN202111361091.8
申请日：2021-11-17
申请人： 成都信息工程大学
摘要： 本发明公开一种CMOS环形1/4占空比高速时钟电路，应用于射频集成电路领域，针对现有的时钟电路无法满足高速、低功耗的使用需求的问题；本发明采用基于静态锁存器的逻辑门级和反相器缓冲级，由4个逻辑门级进行首尾交叉顺序连接构成一个环状结构，在环状结构的P1‑4节点连接反相器缓冲级INV1‑4；所述逻辑门级包括静态锁存器SL1和与非门A1；静态锁存器SL1由两个与非门G2G4交叉连接构成，反相器缓冲级用于输出1/4占空比信号，同时又可以提升负载的驱动能力。
-
公开(公告)号：CN117527026A
公开(公告)日：2024-02-06
申请号：CN202311488733.X
申请日：2023-11-09
申请人： 成都信息工程大学
摘要： 本发明公开一种毫米波抗干扰CMOS集成接收机前端电路，包括：低噪声跨导放大电路Gm、无源混频器、跨阻放大器、本振信号驱动器。本发明采用LNA前置架构，包含了低噪声跨导电路、N‑path混频器、跨阻放大器等电路，这项工作的工作频率范围在21‑32GHz内，低噪声跨导电路采用噪声消除结构，使其在输出端表现出极低的噪声系数，N‑path混频器中的MOS晶体管工作在近似Vth+0.7ALO的偏置条件下，有效解决了I/Q基带之间干扰的问题，提高接收机的抗干扰能力，基带部分采用了两级设计，获得了四阶巴特沃斯低通滤波器，实现的带外衰减度高达80dB/dec，有效提高接收机的抗干扰能力。
-
公开(公告)号：CN116566412A
公开(公告)日：2023-08-08
申请号：CN202310412263.2
申请日：2023-04-18
申请人： 成都信息工程大学
IPC分类号： H04B1/16
摘要： 本发明公开了一种CMOS集成毫米波自匹配接收机前端电路，包括：第一正交耦合器、第二正交耦合器、第一无源混频器、第二无源混频器、第一路第一级放大器、第一路第二级放大器、第二路第一级放大器、第二路第二级放大器、本振，以及输入端VRF、输入端LOIN、第一路信号、第二路信号、本振信号LO1、本振信号LO2。本发明的第一、第二级放大器即为中频放大器，其采用导数叠加结构，实现了4～12dBm的较高线性度，并且输入输出均使用正交耦合器结构，实现输入输出端口阻抗自匹配效果，保证了输入输出端良好的匹配。
-
公开(公告)号：CN115296679A
公开(公告)日：2022-11-04
申请号：CN202210724715.6
申请日：2022-06-24
申请人： 成都信息工程大学
摘要： 本发明公开了一种CMOS低功耗、抗干扰接收机前端电路，包括共栅输入级、混频器内嵌电流镜、有源反馈路径，以及跨阻放大器；输入的射频信号由端口Vin+和端口Vin‑双端输入，经过共栅输入级放大转换为电流，由混频器内嵌的电流镜进行混频并放大传输给基带的跨阻放大器。本发明提出一种带有主动反馈BB的接收器前端，包含了共栅输入级、电流镜内嵌无源混频器、有源反馈路径、级联跨阻放大器等电路；提供有效的信道滤波以克服带外干扰，电压模式的无源混频器工作显著降低了对LO电路的功耗要求。
-
-
-
-
-
-
-
-
-
搜索结果
11 条记录 (耗时 0.028 秒)
