-
公开(公告)号：CN110648637B
公开(公告)日：2022-05-27
申请号：CN201910535919.3
申请日：2019-06-20
Applicant: 拉碧斯半导体株式会社
IPC: G09G3/36 , G09G3/3225 , G09G3/3266 , G09G3/3275
Abstract: 本发明涉及显示装置和显示控制器。提供能够进行抑制了亮度不均的显示的显示装置。具有：显示面板、将扫描信号向第1~第n扫描线供给的栅极驱动器、将与视频数据信号对应的灰度电压信号向多个数据线供给的数据驱动器、以及将视频数据信号向数据驱动器供给的显示控制器。显示控制器将第1~第n显示数据按由第k显示数据和第（n+1‑k）显示数据构成的显示数据对的每一个以规定的顺序向数据驱动器供给。栅极驱动器以与规定的顺序对应的顺序向多个扫描线供给具有根据从数据驱动器到第1~第n扫描线的各个的距离而不同的脉冲宽度的扫描信号。数据驱动器根据来自显示控制器的显示数据对的供给将灰度电压信号向多个数据线供给。
-
Patent Agency Ranking
公开(公告)号：CN103795405A
公开(公告)日：2014-05-14
申请号：CN201310516511.4
申请日：2013-10-28
Applicant: 拉碧斯半导体株式会社
IPC: H03L7/08
CPC classification number: H03L7/0816 , H03L2207/14
Abstract: 本发明的目的在于提供不产生假锁而能够生成与基准时钟信号同步的再生时钟信号的同步电路以及包含该同步电路的时钟数据恢复电路。在生成与在输入数据信号中按每个规定周期出现的数据迁移点相对应的基准时钟信号同步的时钟信号时，进行如下的假锁避免处理。即，在由充电泵发送至第一线路上的相位控制电压低于下限基准电压时开始对第一线路的预充电，并直到该相位控制电压超过上限基准电压为止持续进行该预充电动作。
-
公开(公告)号：CN110648637A
公开(公告)日：2020-01-03
申请号：CN201910535919.3
申请日：2019-06-20
Applicant: 拉碧斯半导体株式会社
IPC: G09G3/36 , G09G3/3225 , G09G3/3266 , G09G3/3275
Abstract: 本发明涉及显示装置和显示控制器。提供能够进行抑制了亮度不均的显示的显示装置。具有：显示面板、将扫描信号向第1~第n扫描线供给的栅极驱动器、将与视频数据信号对应的灰度电压信号向多个数据线供给的数据驱动器、以及将视频数据信号向数据驱动器供给的显示控制器。显示控制器将第1~第n显示数据按由第k显示数据和第（n+1-k）显示数据构成的显示数据对的每一个以规定的顺序向数据驱动器供给。栅极驱动器以与规定的顺序对应的顺序向多个扫描线供给具有根据从数据驱动器到第1~第n扫描线的各个的距离而不同的脉冲宽度的扫描信号。数据驱动器根据来自显示控制器的显示数据对的供给将灰度电压信号向多个数据线供给。
-
公开(公告)号：CN105406874B
公开(公告)日：2021-03-19
申请号：CN201510564972.8
申请日：2015-09-08
Applicant: 拉碧斯半导体株式会社
IPC: H03M9/00
Abstract: 本发明涉及数据处理装置。提供能够抑制时钟嵌入方式的数据处理中的时滞的发生的数据处理装置。当接收到由包含时钟位的多个位的串行数据块的序列构成的串行数据时，第一导入部和第二导入部按照每1位交替地导入数据。时钟判定部判定在哪一个数据中包含时钟。第一串并变换部进行包含时钟的数据的串并变换，第二串并变换部进行不包含时钟的数据的串并变换。合成部将第一串并变换部变换的数据与第二串并变换部变换的数据合成并输出。
-
公开(公告)号：CN103795405B
公开(公告)日：2018-04-17
申请号：CN201310516511.4
申请日：2013-10-28
Applicant: 拉碧斯半导体株式会社
IPC: H03L7/08
CPC classification number: H03L7/0816 , H03L2207/14
Abstract: 本发明的目的在于提供不产生假锁而能够生成与基准时钟信号同步的再生时钟信号的同步电路以及包含该同步电路的时钟数据恢复电路。在生成与在输入数据信号中按每个规定周期出现的数据迁移点相对应的基准时钟信号同步的时钟信号时，进行如下的假锁避免处理。即，在由充电泵发送至第一线路上的相位控制电压低于下限基准电压时开始对第一线路的预充电，并直到该相位控制电压超过上限基准电压为止持续进行该预充电动作。
-
公开(公告)号：CN105406874A
公开(公告)日：2016-03-16
申请号：CN201510564972.8
申请日：2015-09-08
Applicant: 拉碧斯半导体株式会社
IPC: H03M9/00
CPC classification number: H03M9/00 , H03K3/037 , H04L7/0004 , H04L7/0337 , H04L7/044
Abstract: 本发明涉及数据处理装置。提供能够抑制时钟嵌入方式的数据处理中的时滞的发生的数据处理装置。当接收到由包含时钟位的多个位的串行数据块的序列构成的串行数据时，第一导入部和第二导入部按照每1位交替地导入数据。时钟判定部判定在哪一个数据中包含时钟。第一串并变换部进行包含时钟的数据的串并变换，第二串并变换部进行不包含时钟的数据的串并变换。合成部将第一串并变换部变换的数据与第二串并变换部变换的数据合成并输出。
-
-
-
-
-
Search Results
6
records
(took 0.03 seconds)
