-
公开(公告)号:CN109690949A
公开(公告)日:2019-04-26
申请号:CN201780051899.1
申请日:2017-08-24
申请人: 克拉特斯公司
发明人: 桑尼尔·博斯尔
CPC分类号: H05H1/2406 , H03K3/012 , H03K3/037 , H03K3/57 , H03K19/20
摘要: 本发明涉及一种包括电感器(L存储)的脉冲发生器(10),所述电感器在充电阶段期间用于存储由DC电压源(30)递送到所述发生器(10)的两个电源端子的能量,以及在放电阶段期间用于通过变压器(Ts)将所述能量传递到所述介电阻挡放电装置(20),所述发生器(10)还包括:串联设置的第一电路(40)和第二电路(50),所述第一电路和所述第二电路被连接在所述发生器(10)的节点N处;所述第一电路(40)包括两个支路(41,42),这两个支路中的一个支路(41)包括电感器(L存储),以及另一支路(42)包括二极管(D1)和变压器(Ts),次级电路(Ts2)被连接到所述介电阻挡放电装置(20);所述第二电路(50)包括受控开关(T1)。
-
公开(公告)号:CN109478883A
公开(公告)日:2019-03-15
申请号:CN201780043953.8
申请日:2017-07-06
申请人: 株式会社半导体能源研究所
发明人: 黑川义元
IPC分类号: H03K3/037 , H03K19/0948
CPC分类号: H03K3/356104 , H03K3/012 , H03K3/037 , H03K19/0013 , H03K19/20
摘要: 本发明的一个实施方式的目的之一是提供一种能够进行电源门控的异步电路。本发明的一个实施方式是一种半导体装置,包括第一至第三端子、锁存电路以及存储电路。当向第一端子及第二端子输入“伪”时,第三端子输出“伪”。当向第一端子及第二端子输入“真”时,第三端子输出“真”。当向第一端子和第二端子中的一个输入“真”且向第一端子和第二端子中的另一个输入“伪”时,第三端子输出与之前的输出相同的真值。存储电路在电源电压的供应停止的状态下能够储存锁存电路所储存的数据。存储电路包括在沟道形成区域中包含金属氧化物的晶体管。
-
公开(公告)号:CN109462394A
公开(公告)日:2019-03-12
申请号:CN201810814451.7
申请日:2018-07-23
申请人: 三星电子株式会社
CPC分类号: H03K5/135 , H03K3/012 , H03K3/037 , H03K3/356104 , H03K3/356121 , H03K19/20 , H03K19/21 , H03K2005/00013 , H03K19/01
摘要: 本发明提供了一种时序电路,所述时序电路包括第一门电路、第二门电路和输出电路。所述第一电路基于输入信号、输入时钟信号和第二信号生成第一信号。所述第二电路通过对所述第一信号和与所述输入时钟信号反相的反相时钟信号执行NOR运算来生成内部时钟信号,并且基于所述内部时钟信号和所述输入信号生成所述第二信号。所述输出电路基于所述第二信号生成输出信号。可以通过经由所述第一电路与所述第二电路之间的相互控制来增加负建立时间,从而提高所述时序电路和包括所述时序电路的集成电路的运行速度,所述负建立时间反映在所述输入时钟信号转变之后的所述输入信号的转变。
-
公开(公告)号:CN108155902A
公开(公告)日:2018-06-12
申请号:CN201711076589.3
申请日:2017-11-06
申请人: 半导体元件工业有限责任公司
IPC分类号: H03K19/0175
CPC分类号: H03K17/223 , H03K3/0233 , H03K3/037 , H03K5/15 , H03K5/1534 , H03K19/20 , H03K19/017554
摘要: 本发明公开了一种置位和重置脉冲发生器电路,所述置位和重置脉冲发生器电路接收输入信号以生成置位信号和重置信号对。所述置位和重置脉冲发生器电路包括置位电路和重置电路。一个交叉耦接电路将所述重置电路的电压信号连接到所述置位电路的输出电路,并且另一个交叉耦接电路将所述置位电路的电压信号连接到所述重置电路的输出电路。所述置位电路的所述输出电路从所述输入信号、所述重置电路的所述电压信号、以及所述置位电路的所述电压信号生成所述置位信号。所述重置电路的所述输出电路从反相输入信号、所述重置电路的所述电压信号、以及所述置位电路的所述电压信号生成所述重置信号。
-
公开(公告)号:CN107871467A
公开(公告)日:2018-04-03
申请号:CN201710897534.2
申请日:2017-09-28
申请人: 拉碧斯半导体株式会社
发明人: 山田敏己
IPC分类号: G09G3/00
CPC分类号: G01R19/16533 , H03K3/037 , H03K5/24 , H03K5/2472 , H03K19/20 , G09G3/006
摘要: 本发明涉及感测电路。提供能够基于伽马缓冲电路内的晶体管的基板电位来对电源电压的降低和电源中断的任一个发生的情况进行感测的感测电路。一种感测电路的特征在于,具有:第一比较电路,将所述多个伽马电压之中具有最大的电压值的最大伽马电压与所述晶体管的基板电位比较,输出示出比较结果的第一比较结果信号;以及第二比较电路,具有将第二电压作为电源电压来进行工作的反相器,将所述反相器的阈值电压与所述基板电位比较,输出示出比较结果的第二比较结果信号,基于所述第一比较结果信号和所述第二比较结果信号,对所述第一电压的电压降低或电源中断进行感测。
-
公开(公告)号:CN107785047A
公开(公告)日:2018-03-09
申请号:CN201710158150.9
申请日:2017-03-16
申请人: 意法半导体(克洛尔2)公司
IPC分类号: G11C16/06
CPC分类号: H03K19/00338 , G11C11/4125 , H01L23/552 , H01L27/1104 , H03K3/037 , H03K3/356104 , G11C16/06
摘要: 一种存储元件,包括:在两个节点之间首尾耦合的两个CMOS反相器;以及连接在所述节点之间作为电容器的一个MOS晶体管。
-
公开(公告)号:CN107408945A
公开(公告)日:2017-11-28
申请号:CN201680017341.7
申请日:2016-03-08
申请人: 索尼公司
发明人: 隈田一郎
IPC分类号: H03K19/00 , G06F1/04 , G06F1/32 , H01L21/822 , H01L27/04
CPC分类号: G06F1/04 , G06F1/32 , G06F1/3206 , G06F1/3287 , G06F9/38 , H03K3/037 , H03K19/0016 , H03K19/096 , Y02D10/171
摘要: 该功率门控控制电路配备有控制单元,该控制单元用于基于时钟信号的时钟频率,控制是否使通过电源开关晶体管被提供了电源电压的逻辑电路经历根据时钟信号的电平的功率门控。
-
公开(公告)号:CN104658598B
公开(公告)日:2017-08-11
申请号:CN201510084681.9
申请日:2010-11-16
申请人: 株式会社半导体能源研究所
IPC分类号: G11C14/00 , H01L27/06 , H01L27/105
CPC分类号: H03K3/037 , G11C11/24 , G11C14/0054 , H01L27/0688 , H01L27/105 , H01L27/1207 , H01L27/1225 , H01L27/1255 , H01L29/045 , H01L29/7869 , H03K19/173
摘要: 为了提供新的非易失性锁存电路以及使用非易失性锁存电路的半导体器件,非易失性锁存电路包括:锁存部分,具有循环结构,其中第一元件的输出电连接到第二元件的输入,并且第二元件的输出电连接到第一元件的输入;以及数据保存部分,配置成保存锁存部分的数据。在数据保存部分中,将使用氧化物半导体作为用于形成沟道形成区的半导体材料的晶体管用作开关元件。另外,包括电连接到晶体管的源电极或漏电极的电容器。
-
公开(公告)号:CN106487373A
公开(公告)日:2017-03-08
申请号:CN201610797754.3
申请日:2016-08-31
申请人: 三星电子株式会社
IPC分类号: H03K19/0175 , H03K19/20
CPC分类号: H03K19/018521 , H03K3/012 , H03K3/037 , H03K3/356104 , H03K3/356121 , H03K3/356139 , H03K19/0013 , H03K19/0016 , H03K19/20
摘要: 一种半导体电路包括第一电路和第二电路。第一电路被配置为基于输入数据的电压电平、在第一节点处的电压电平的反相值、时钟信号的电压电平以及在第二节点处的电压电平来生成在第一节点处的电压电平;并且第二电路被配置为基于输入数据的电压电平、在第二节点处的电压电平的反相值、时钟信号的电压电平以及在第一节点处的电压电平的反相值来生成的在第二节点处的电压电平。当时钟信号处于第一电平时,第一节点和第二节点具有不同的逻辑电平。当时钟信号处于第二电平时,第一节点和第二节点具有相同的逻辑电平。
-
公开(公告)号:CN106462553A
公开(公告)日:2017-02-22
申请号:CN201580024083.0
申请日:2015-05-04
申请人: 南加利福尼亚大学
IPC分类号: G06F17/00
CPC分类号: G06F17/505 , G06F17/5031 , G06F17/5059 , G06F2217/62 , G06F2217/84 , H03K3/037 , H03K3/0375 , H03K19/003 , H03K19/00323 , H03K19/0966
摘要: 一种异步电路可以包括:单轨逻辑数据路径;一个或多个错误检测锁存器;对所述错误检测锁存器进行控制的控制器;以及延迟线。所述控制器和所述延迟线可以协作,以与一个或多个其他控制器通信,从而在所述错误检测锁存器表明是否出现错误时之前,受控制的错误检测锁存器的输出可以是有效的。
-
-
-
-
-
-
-
-
-