公开(公告)号：CN102891095B

公开(公告)日：2016-12-21

申请号：CN201210252453.4

申请日：2012-07-20

Applicant: 拉碧斯半导体株式会社

Inventor： 进藤正典

IPC: H01L21/67 ,  G03F7/20

CPC classification number: G03F7/162 ,  G03C1/74 ,  G03F7/091 ,  G03F7/11 ,  G03F7/168 ,  H01L21/0274 ,  H01L21/6708 ,  H01L21/6715 ,  H01L33/0079 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及半导体装置的制造方法以及半导体制造装置，提供一种具备遮光部的形成工序而能够实现成品率的提高的半导体装置的制造方法，其中该遮光部在对形成在晶片的外缘上的负性抗蚀剂利用曝光显影处理来形成预定的图案的情况下，进一步防止曝光光线对位于晶片的外缘上的负性抗蚀剂供给。该制造方法具有：准备在晶片（1）的表面上依次形成有导电层（2）以及负性抗蚀剂（3）的晶片（5）的工序；在晶片（5）的外缘的至少一部分横跨负性抗蚀剂（3）的表面上和侧面地涂敷遮光材料（32）的工序；对负性抗蚀剂（3）进行曝光的工序；除去遮光材料（32）的工序；以及对负性抗蚀剂（3）进行显影的工序。

公开(公告)号：CN109841586A

公开(公告)日：2019-06-04

申请号：CN201811443056.9

申请日：2018-11-29

Applicant: 拉碧斯半导体株式会社

Inventor： 进藤正典

IPC: H01L23/48 ,  H01L23/522 ,  H01L23/552

Abstract: 本发明涉及半导体装置和半导体装置的制造方法。提供了抑制电磁噪声向外部的泄露和来自外部的电磁噪声的影响并且半导体基板的翘曲很少的半导体装置。具备：在半导体基板的主面上形成的下层绝缘层、与下层绝缘层的上表面相接地形成的密合层、以及导电构件，该导电构件具有在密合层上层叠的具有第一膜厚的第一导电构件、以及在密合层上与第一导电区域相接地层叠并且具有比第一膜厚薄的第二膜厚的第二导电构件。

公开(公告)号：CN113224024A

公开(公告)日：2021-08-06

申请号：CN202110154347.1

申请日：2021-02-04

Applicant: 拉碧斯半导体株式会社

Inventor： 进藤正典

IPC: H01L23/488 ,  H01L21/60

Abstract: 本发明提供半导体装置以及半导体装置的制造方法，当在布线上形成包含由铜构成的端子、和由银锡构成的焊料凸块的电极的情况下，能够兼得端子与焊料凸块之间的连接可靠性和导电性。半导体装置包含端子(19)，端子(19)与电路元件电连接，并且端子(19)具备隔着镍层(20)形成由银锡构成的焊料凸块(12)的上表面(S)，并且端子(19)使用铜形成，在半导体装置中，镍层(20)形成于上表面(S)上的部分区域。

公开(公告)号：CN111755345A

公开(公告)日：2020-10-09

申请号：CN202010170321.1

申请日：2020-03-12

Applicant: 拉碧斯半导体株式会社

Inventor： 进藤正典

IPC: H01L21/56 ,  H01L23/14 ,  H01L23/31

Abstract: 本发明提供一种可使用暂时支撑体简便地制造外部连接端子的连接强度高的半导体封装的半导体封装的制造方法、及可提高外部连接端子的连接强度的半导体封装。本发明在暂时支撑体上形成基底部及配置于基底部上的导电性的基座部，在暂时支撑体的形成有基底部及基座部的一侧配置与基座部电连接的半导体元件，并在暂时支撑体上形成成为埋设基底部、基座部、及半导体元件的状态的绝缘层。继而，通过去除暂时支撑体而使基底部及绝缘层的暂时支撑体侧的表面露出，进而将露出的基底部去除，由此使基座部以比绝缘层的表面凹陷的状态露出。在露出的基座部上形成外部连接端子，从而制造半导体封装。

公开(公告)号：CN113224023A

公开(公告)日：2021-08-06

申请号：CN202110154198.9

申请日：2021-02-04

Applicant: 拉碧斯半导体株式会社

Inventor： 进藤正典

IPC: H01L23/488 ,  H01L21/60

Abstract: 本发明提供半导体装置以及半导体装置的制造方法，在具有形成在电路元件上的布线层的半导体装置中，抑制由热应力的产生引起的不良情况。半导体装置包含：布线(13)，由隔着绝缘膜(12)在半导体基板的表面延伸的导电体形成；以及绝缘层(14)，覆盖包含布线(13)在内的半导体基板的表面，在半导体装置设置有从布线(13)的上表面到绝缘膜(12)的下部的空隙(18)。

公开(公告)号：CN109755137A

公开(公告)日：2019-05-14

申请号：CN201811317194.2

申请日：2018-11-07

Applicant: 拉碧斯半导体株式会社

Inventor： 进藤正典

IPC: H01L21/48 ,  H01L23/488

Abstract: 本发明提供一种半导体装置以及半导体装置的制造方法。抑制外部连接端子内的空隙的产生。准备具有电极的半导体基板。形成与电极连接的布线。形成具有第一开口部的第一绝缘膜，该第一开口部使布线局部露出。形成由与布线的从第一开口部露出的部分连接，并具有与第一开口部对应的凹部的导电体构成的基座部。在基座部的表面形成焊锡膜。通过第一热处理使构成焊锡膜的焊锡熔融，并利用熔融的焊锡填充凹部。

公开(公告)号：CN102891095A

公开(公告)日：2013-01-23

申请号：CN201210252453.4

申请日：2012-07-20

Applicant: 拉碧斯半导体株式会社

Inventor： 进藤正典

IPC: H01L21/67 ,  G03F7/20

CPC classification number: G03F7/162 ,  G03C1/74 ,  G03F7/091 ,  G03F7/11 ,  G03F7/168 ,  H01L21/0274 ,  H01L21/6708 ,  H01L21/6715 ,  H01L33/0079 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及半导体装置的制造方法以及半导体制造装置，提供一种具备遮光部的形成工序而能够实现成品率的提高的半导体装置的制造方法，其中该遮光部在对形成在晶片的外缘上的负性抗蚀剂利用曝光显影处理来形成预定的图案的情况下，进一步防止曝光光线对位于晶片的外缘上的负性抗蚀剂供给。该制造方法具有：准备在晶片（1）的表面上依次形成有导电层（2）以及负性抗蚀剂（3）的晶片（5）的工序；在晶片（5）的外缘的至少一部分横跨负性抗蚀剂（3）的表面上和侧面地涂敷遮光材料（32）的工序；对负性抗蚀剂（3）进行曝光的工序；除去遮光材料（32）的工序；以及对负性抗蚀剂（3）进行显影的工序。

公开(公告)号：CN117577613A

公开(公告)日：2024-02-20

申请号：CN202311527560.8

申请日：2017-12-22

Applicant: 拉碧斯半导体株式会社

Inventor： 进藤正典

IPC: H01L23/488 ,  H01L23/498 ,  H01L21/60

Abstract: 本发明涉及半导体装置以及半导体装置的制造方法。在具备外部连接端子的半导体装置中，确保离子迁移耐性并谋求长期可靠性的提高。半导体装置包含：半导体基板；导电体，被设置于半导体基板的主面上；绝缘体层，覆盖导电体的表面并且具有使导电体部分地露出的开口部；以及外部连接端子，连接于导电体的在所述开口部露出的部分。绝缘体层在表面具有朝向导电体侧凹下的凹部，开口部被设置于凹部的底部，外部连接端子的与半导体基板的主面平行的平面方向上的端部被配置在凹部的壁面上。

公开(公告)号：CN108242437B

公开(公告)日：2023-12-05

申请号：CN201711404290.6

申请日：2017-12-22

Applicant: 拉碧斯半导体株式会社

Inventor： 进藤正典

IPC: H01L23/498 ,  H01L21/60

Abstract: 本发明涉及半导体装置以及半导体装置的制造方法。在具备外部连接端子的半导体装置中，确保离子迁移耐性并谋求长期可靠性的提高。半导体装置包含：半导体基板；导电体，被设置于半导体基板的主面上；绝缘体层，覆盖导电体的表面并且具有使导电体部分地露出的开口部；以及外部连接端子，连接于导电体的在所述开口部露出的部分。绝缘体层在表面具有朝向导电体侧凹下的凹部，开口部被设置于凹部的底部，外部连接端子的与半导体基板的主面平行的平面方向上的端部被配置在凹部的壁面上。

公开(公告)号：CN115881686A

公开(公告)日：2023-03-31

申请号：CN202211142273.0

申请日：2022-09-20

Applicant: 拉碧斯半导体株式会社

Inventor： 进藤正典

IPC: H01L23/522 ,  H01L23/528 ,  H01L23/552 ,  H01L21/768

Abstract: 提供一种包括提高了性能的电感器的半导体装置以及半导体装置的制造方法。包括：电路部，其形成于半导体基板上；第一绝缘膜，其以覆盖包括电路部的上部在内的半导体基板上的区域的至少一部分的方式形成；重布线，其形成于第一绝缘膜上；线圈，其利用重布线而形成于第一绝缘膜上，并且与电路部连接；第一软磁性体膜，其形成于在线圈的下部设置的第一绝缘膜的开口部；以及第二软磁性体膜，其以覆盖线圈的至少一部分的方式形成于第一软磁性体膜上。