-
公开(公告)号：CN111968980A
公开(公告)日：2020-11-20
申请号：CN202010870280.7
申请日：2020-08-26
申请人： 无锡拍字节科技有限公司
IPC分类号： H01L27/11507 , H01L27/11514
摘要： 本发明公开了一种存储器件的制造方法，包括：提供半导体衬底；形成第一互连结构，所述第一互连结构包括电容器导电柱、位线导电柱以及导电柱之间的第一介质层；形成第一位线导电插塞，所述第一位线导电插塞包括与所述位线导电柱电连接的金属导电柱以及金属导电柱之间的第二介质层；依次形成第三介质层和硬掩模层；通过光刻和刻蚀工艺使硬掩模层图案化，并以图案化后的硬掩模层作为掩模进行刻蚀，在第二介质层和第三介质层中形成深孔，然后去除硬掩模层，所述深孔的底部暴露出所述电容器导电柱；形成第一电极层；形成高K铁电氧化物层和第二电极层；形成金属互连及板线和位线。
-
公开(公告)号：CN111968981A
公开(公告)日：2020-11-20
申请号：CN202010871391.X
申请日：2020-08-26
申请人： 无锡拍字节科技有限公司
IPC分类号： H01L27/11507 , H01L27/11514
摘要： 本发明公开了一种存储器件的制造方法，包括：提供半导体衬底，在半导体衬底上形成第一介质层，在第一介质层形成导电柱，在第一介质层上形成第二介质层，在第二介质层形成导电互连和金属位线，在第二介质层上形成第三介质层，在第三介质层形成电容器接触盘，在第三介质层上形成第四介质层，在第四介质层形成铁电电容器，在第四介质层上形成第五介质层，在第五介质层形成于电容器上电极连接的金属板线。
-
公开(公告)号：CN111968980B
公开(公告)日：2021-11-23
申请号：CN202010870280.7
申请日：2020-08-26
申请人： 无锡拍字节科技有限公司
IPC分类号： H01L27/11507 , H01L27/11514
摘要： 本发明公开了一种存储器件的制造方法，包括：提供半导体衬底；形成第一互连结构，所述第一互连结构包括电容器导电柱、位线导电柱以及导电柱之间的第一介质层；形成第一位线导电插塞，所述第一位线导电插塞包括与所述位线导电柱电连接的金属导电柱以及金属导电柱之间的第二介质层；依次形成第三介质层和硬掩模层；通过光刻和刻蚀工艺使硬掩模层图案化，并以图案化后的硬掩模层作为掩模进行刻蚀，在第二介质层和第三介质层中形成深孔，然后去除硬掩模层，所述深孔的底部暴露出所述电容器导电柱；形成第一电极层；形成高K铁电氧化物层和第二电极层；形成金属互连及板线和位线。
-
公开(公告)号：CN111900169A
公开(公告)日：2020-11-06
申请号：CN202010780691.7
申请日：2020-08-06
申请人： 无锡拍字节科技有限公司
IPC分类号： H01L27/11504 , H01L27/11507 , H01L27/11514 , H01L49/02
摘要： 本发明涉及一种椭圆形电容单元阵列，包括：衬底，其被配置为承载电容单元；以及多个电容单元，其在衬底中在第一方向上延伸，其中所述电容单元在横向于第一方向的第二方向上的横截面为椭圆，并且所述电容单元在衬底中被布置为使得相邻电容单元之间的最小间距不小于最小间距阈值。本发明还涉及该电容单元阵列的制造方法。通过本发明，可以显著提高电容的性能、尤其是铁电性，由此显著提高存储器、尤其是铁电存储器的性能。
-
公开(公告)号：CN111968981B
公开(公告)日：2021-12-24
申请号：CN202010871391.X
申请日：2020-08-26
申请人： 无锡拍字节科技有限公司
IPC分类号： H01L27/11507 , H01L27/11514
摘要： 本发明公开了一种存储器件的制造方法，包括：提供半导体衬底，在半导体衬底上形成第一介质层，在第一介质层形成导电柱，在第一介质层上形成第二介质层，在第二介质层形成导电互连和金属位线，在第二介质层上形成第三介质层，在第三介质层形成电容器接触盘，在第三介质层上形成第四介质层，在第四介质层形成铁电电容器，在第四介质层上形成第五介质层，在第五介质层形成于电容器上电极连接的金属板线。
-
-
-
-
搜索结果
5 条记录 (耗时 0.029 秒)
