公开(公告)号：CN112038343A

公开(公告)日：2020-12-04

申请号：CN202010465073.3

申请日：2020-05-27

申请人： 三星电子株式会社

发明人： 赵珉熙 ,  宋宇彬 ,  朴玄睦 ,  李相吉

IPC分类号： H01L27/11502 ,  H01L27/11504 ,  H01L27/11507 ,  H01L27/11509

摘要： 公开了一种存储器器件，该存储器器件包括：衬底，包括第一区域和第二区域，第一区域具有第一字线和第一位线，第二区域具有第二字线和第二位线；第一存储单元阵列，包括第一区域中的第一存储单元，第一存储单元阵列具有易失性，并且每个第一存储单元包括具有与第一字线中的对应第一字线相邻的第一沟道区的单元开关以及连接到单元开关的电容器；以及第二存储单元阵列，包括第二区域中的第二存储单元，第二存储单元阵列具有非易失性，并且每个第二存储单元包括与第二字线中的对应第二字线相邻的第二沟道区、以及第二字线的对应第二字线与第二沟道区之间的铁电层。

公开(公告)号：CN111699556A

公开(公告)日：2020-09-22

申请号：CN201980012664.0

申请日：2019-02-12

申请人： 索尼半导体解决方案公司

发明人： 塚本雅则

IPC分类号： H01L27/11507 ,  H01L21/768 ,  H01L27/11504

摘要： [问题]用于提供一种半导体存储装置和电子装置，半导体存储装置包括具有更优化的结构的铁电电容器作为存储器单元。[解决方案]一种半导体存储装置，包括：场效应晶体管，设置在半导体衬底的有源区域中；铁电电容器，具有将铁电膜保持在其间的第一电容器电极和第二电容器电极，所述第一电容器电极电连接到所述场效应晶体管的源极或漏极中的一个；源极线，电连接到所述铁电电容器的所述第二电容器电极；以及位线，电连接到所述场效应晶体管的源极或漏极中的另一个。所述场效应晶体管的栅极电极在第一方向上延伸超出所述有源区域，并且所述源极线和所述位线在与所述第一方向垂直的第二方向上延伸。

公开(公告)号：CN115360195A

公开(公告)日：2022-11-18

申请号：CN202211164959.X

申请日：2022-09-23

申请人： 长江存储科技有限责任公司

发明人： 杨涛 ,  赵冬雪 ,  周文犀 ,  付祥 ,  夏志良 ,  霍宗亮

IPC分类号： H01L27/11507 ,  H01L27/11514 ,  H01L27/11504 ,  H01L27/24

摘要： 本公开提供了一种半导体器件及其制备方法、存储系统，涉及半导体芯片技术领域，用于提高半导体器件的存储密度。半导体器件包括：衬底；设置在衬底一侧的第一堆叠结构；贯穿第一堆叠结构的多个存储柱，同一个存储柱对应多个存储点，多个存储点沿与衬底相垂直的第一方向排布；存储柱包括依次设置的存储功能层和内电极，存储功能层位于多个板线层和所述内电极之间，存储功能层和内电极各自与板线层相对的部分，与板线层形成一个存储点，同一个存储柱所对应的多个存储点共用内电级；以及，设置在第一堆叠结构远离衬底一侧的多个晶体管，晶体管与内电极电连接。上述半导体器件应用于三维存储器中，以实现数据的读取和写入操作。

公开(公告)号：CN113113385A

公开(公告)日：2021-07-13

申请号：CN202110386255.6

申请日：2021-04-12

申请人： 无锡拍字节科技有限公司

发明人： 郭美澜 ,  胡禺石 ,  马科 ,  孙佳 ,  龙裕

IPC分类号： H01L23/528 ,  H01L23/48 ,  H01L21/768 ,  H01L27/02 ,  H01L27/11504 ,  H01L27/11507

摘要： 本发明涉及一种用于半导体器件的信号线结构，包括一个或多个信号线组，每个信号线组包括n个信号线，其中n为大于1的整数，其中每个信号线组包括一个或多个扭转结构，所述扭转结构被构造为使得在所述扭转结构处，所述信号线组的n个信号线中的每个转移到其余n‑1个信号线之一的位置。本发明还涉及一种用于半导体器件的信号线的布线方法。通过本发明，可以最小化因相邻信号线的过大电压差造成的电路适配，进而降低错误信号或错误操作的风险。

公开(公告)号：CN112466874A

公开(公告)日：2021-03-09

申请号：CN202011234815.8

申请日：2020-11-08

申请人： 复旦大学

发明人： 江安全 ,  汪超 ,  江钧 ,  柴晓杰 ,  张伟

IPC分类号： H01L27/11504 ,  H01L27/11507 ,  H01L27/11514 ,  H01L27/11587 ,  H01L27/1159 ,  H01L27/11597

摘要： 本发明属于存储技术领域，具体为一种密排结构的面内读写铁电存储器阵列及其制备方法。本发明的面内读写铁电存储器阵列，其中字线集成于铁电存储单元层面内，位线包括第一位线和第二位线层，布局于铁电存储单元层面外，各位线层具有沿第一方向排列的多条位线及多个间隙，间隙包括交替排列的第一间隙群与第二间隙群。第一导电柱阵列连接字线层和第一位线层，第二导电柱阵列连接字线层和第二位线层，二者错开排列。各导电柱与邻接的字线交叉点间隙区域配置有存储器构件。本发明的铁电存储结构具有不破坏存储层器件的存储功能，能够提高存储单元的存储能力，N层字线层存储单元尺寸为4F2/N，F为特征尺寸，适用于高密度器件，且制备简单、成本低。

公开(公告)号：CN109378313B

公开(公告)日：2020-10-30

申请号：CN201811111419.9

申请日：2018-09-23

申请人： 复旦大学

发明人： 江安全 ,  柴晓杰 ,  张岩

IPC分类号： H01L27/11504 ,  H01L27/11507 ,  H01L27/11514

摘要： 本发明属于铁电存储技术领域，具体为一种低功耗三维非易失性存储器及其制备方法。每个存储单元不仅具有二极管一样的电流单向导通特性，而且还存在像选择管一样的读出开启电压，且开启电压可调。以上特征为高密度存储单元的三维互联提供了条件。在一个或多个实施案例中，该三维铁电存储器包括：铁电存储阵列的堆叠，其包含通过绝缘材料而彼此分离的铁电存储单元阵列；参考单元，所述参考单元与存储单元为一体；其中所述铁电存储单元两侧存在实质上正交的字线和位线。本发明的铁电存储器可以实现电流方式的非破坏性读出，具有单向导通性，可避免电路中存储单元间信息读写的串扰，并且制备简单、成本低，最终提高存储密度。

公开(公告)号：CN113555384A

公开(公告)日：2021-10-26

申请号：CN202110635531.8

申请日：2021-06-08

申请人： 台湾积体电路制造股份有限公司

发明人： 吴咏捷 ,  何彦忠 ,  许秉诚 ,  马礼修 ,  林仲德

IPC分类号： H01L27/24 ,  H01L27/11504 ,  H01L27/11507 ,  H01L27/11587 ,  H01L27/1159

摘要： 一种半导体装置，包含至少一个选择器装置。每个选择器装置包括自底部至顶部包含底部电极、金属氧化物半导体通道层、以及顶部电极，且位于一基板上方的垂直堆叠；接触底部电极、金属氧化物半导体通道层、以及顶部电极的侧壁的栅极介电层；以及形成于栅极介电层之中，且所具有的顶部表面与顶部电极的顶部表面共平面的栅极电极。上述至少一个选择器装置的每个顶部电极或每个底部电极可接触对应的非易失性存储器元件，以提供单选择器‑单电阻器存储器单元。

公开(公告)号：CN111540742A

公开(公告)日：2020-08-14

申请号：CN202010281515.9

申请日：2020-04-10

申请人： 华南师范大学

发明人： 高兴森 ,  杨文达 ,  陈超 ,  田国

IPC分类号： H01L27/11504 ,  H01L27/11507

摘要： 一种新型铁电拓扑畴存储单元的制备方法，包括以下步骤：S1：采用脉冲激光沉积法在(001)方向的STO(SrTiO3)单晶衬底上沉积一层BFO(BiFeO3)薄膜；S2：采用热蒸镀法在BFO薄膜表面上沉积一层金镀层，制得铁电材料；S3：存储单元的制备：采用导电原子力显微镜(PFM)探针在S2所述的金镀层表面进行刮擦，刮去局部金镀层，露出BFO区域，将BFO区域外周的金接地作为金电极，BFO区域中心作为BFO电极，制得存储单元；S4：存储单元的调控：通过向BFO电极施加点电压诱导BFO区域形成中心汇聚畴或中心发散畴。相比于现有技术，本发明制得一种方便调控、稳定性高的拓扑畴，能够实现高密度存储。

公开(公告)号：CN110574160A

公开(公告)日：2019-12-13

申请号：CN201880027812.1

申请日：2018-05-08

申请人： 美光科技公司

发明人： 山·D·唐 ,  M·C·罗伯茨

IPC分类号： H01L27/11514 ,  H01L27/11504 ,  H01L27/11507 ,  H01L21/28

摘要： 一种存储器阵列包括绝缘材料及存储器单元的垂直交替的层级。所述存储器单元个别地包括晶体管及电容器。(a)所述晶体管的沟道区或(b)所述电容器的一对电极中的一者位于(a)及(b)中的另一者正上方。揭示额外实施例及方面。

公开(公告)号：CN109686754A

公开(公告)日：2019-04-26

申请号：CN201811152147.7

申请日：2018-09-29

申请人： 许富菖 ,  许凯文

发明人： 许富菖 ,  许凯文

IPC分类号： H01L27/24 ,  H01L27/22 ,  H01L27/11514 ,  H01L27/11504

摘要： 本发明涉及一种可配置的三维神经网络阵列。三维(3D)神经网络阵列包括多个具有第一取向的堆叠的突触层，和多个具有第二取向并穿过突触层的突触线。神经网络阵列还包括连接在突触层和突触线之间的突触元件。每个突触元件包括可编程电阻元件。神经网络阵列还包括多个输出神经元，以及连接在突触线和输出神经元之间的多个选择晶体管。选择晶体管的栅极端子接收输入信号。